数字电路期末复习题0

第一套一、选择题（本大题共10道小题，每小题2分，共20分。）1. 用编码器对16个信号进行编码，其输出二进制代码的位数是( )A.2位 B.3位 C.4位D.16位2. 逻辑函数F=(A+B)(B+)的对偶式F=( )A.+CB.AB+B C. +C D.AB+C3.一个8选一数据选择器的地址输入端有_个。( )A.1 B.2 C.3 D.44.同步时序电路和异步时序电路比较，其差异在于后者( )A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关5. 如下图所示电路中，只有_不能实现Qn+1=。( )6.下列各函数等式中无冒险现象的函数式有（ ）A.F= F=+AC+B+BC+A+ B.F=+BC+AC.F=+BC+A+B D.+AC+B7.JK触发器在CP作用下，若状态必须发生翻转，则应使（ ）A.J=K=0 B.J=K=1 C.J=O，K=1 D.J=1，K=08. 下列电路中，不属于组合逻辑电路的是( )A.编码器 B.全加器 C.寄存器 D.译码器9. 可以用来实现并/串转换和串/并转换的器件是( )A.计数器B.全加器 C.移位寄存器D.存储器10. 自动产生矩形波脉冲信号为( )A.施密特触发器B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题（本大题共10道小题，每小题2分，共20分。）1. 八进制数 (34.2 ) 8 的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。2. 二极管内含PN结，PN结在导电性能上的最大特点是_。3.函数，其反函数为 ，对偶式为 。4.常见的脉冲产生电路有 ，常见的脉冲整形电路有 。5. A/D转换器的主要参数有 ， 。6. 四位环型计数器和扭环形计数器，初始状态是1000，经过5个时钟脉冲后，状态分别为 和 。7. 对于JK触发器的两个输入端，当输入信号相反时构成 触发器，当输入信号相同时构成 触发器。8. 时序逻辑电路的输出不仅和_ _有关，而且还与_ _有关。9. TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态10. D触发器的特征方程为 ，JK触发器的特征方程为 。得 分阅卷人三、作图题（本大题共2道小题，每小题6分，共12分。）1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1） 2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式： (本小题5分)2.利用图形法将函数F化简成最简与或式：F 2 （ A,B,C,D）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13) (本小题5分)3. 试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。 (本小题10分)&1J1K1K1J1J1K1CPFF0QYQQFF1FF2五、设计题1. 设计一个A、B、C三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时A有否决权。用4选1数据选择器74LS153来实现，连线时可附加适当门电路。2. 用同步四位二进制计数器74163构成八进制计数器,画出连线图。74163引脚图和功能表如下图。3. 用JK触发器设计一个按自然态序进行计数的六进制同步加法计数器。第二套一、选择题1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ） Am1 与m3 Bm4 与m6 Cm5 与m13Dm2 与m8 2L=AB+C 的对偶式为：（ ） A. A+BC B. (A+B)C C. A+B+C D. ABC 3属于组合逻辑电路的部件是（ ）。 A编码器 B寄存器 C触发器 D计数器 4T触发器中，当T=1时，触发器实现（ ）功能。 A置1 B置0 C计数 D保持 5指出下列电路中能够把串行数据变成并行数据的电路应该是（ ）。 AJK触发器 B3/8线译码器 C移位寄存器 D十进制计数器 6某电路的输入波形 u I 和输出波形 u O 下图所示，则该电路为（ ）。 A施密特触发器 B反相器 C单稳态触发器 DJK触发器 7. 三极管作为开关时工作区域是( )A饱和区+放大区B击穿区+截止区 C放大区+击穿区 D饱和区+截止区8已知逻辑函数 与其相等的函数为（ ）。 A. B. C. D. 9.一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。 A4 B6 C8 D16 10.用触发器设计一个24进制的计数器，至少需要( )个触发器。A3 B4 C6 D5二、填空题1.八进制数 (34.2 ) 8的等值二进制数为 ；十进制数98的8421BCD码为 。2. 组合逻辑电路的冒险现象是由 引起，表现为 脉冲。3函数，其反函数为 ，对偶式为 。4. 有一个稳定状态和一个暂稳状态。 有两个稳定状态、有两个不同的触发电平，具有回差特性。5. A/D转换器的主要参数有 ， 。6.欲构成能计最大十进制数为999的计数器，至少需要 片十进制加法计数器，或 片4位二进制加法计数器芯片。7. 一个 JK 触发器有 个稳态，它可存储 位二进制数。8. 时序逻辑电路的输出不仅和_ _有关，而且还与_ _有关。9. 在使用与非门时多余的输入端应接 电平，在使用或非门时多余的输入端应接 电平。10. n进制计数器中的n表示计数器的 ，最大计数值是 。三、作图题1、555定时器应用电路如下图所示，若输入信号uI如图(b)所示，请画出uO的波形，说明这是什么电路。 2、主从型JK触发器各输入端的波形如下图所示，试画出Q端对应的电压波形。SdtJKtttcpQtQcp1S J C1 K RJQSdK四、分析题1.利用公式法将函数Y化简成最简与或式： 2.利用图形法将函数F化简成最简与或式：3. 分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。4. 已知下图所示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析：(1) 写出驱动方程、状态方程、输出方程。(2) 画出状态转换图，指出是几进制计数器。(3) 说明该计数器能否自启动。五、设计题1. 试用两个3线8线译码器和适当的门电路设计一个三人多数表决器。2.用JK触发器设计一个按自然态序进行计数的六进制同步加法计数器。第三套一、选择题1下列电路中不属于时序电路的是（ ）。A同步计数器 B异步计数器 C组合逻辑电路 D数据寄存器23线8线译码器有（ ）。A3条输入线，8条输出线B8条输入线，3条输出线 C2条输入线，8条输出线D3条输入线，4条输出线3一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（ ）。A00111 B00101 C01000 D010014若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为（ ）。AA或B中有一个接1BA或B中有一个接0CA和B并联使用D不能实现5.下列各种电路结构的触发器中哪种能构成移位寄存器（ ）。A基本RS触发器B同步RS触C主从结构触发器DSR锁存器6逻辑函数F(A,B,C) = AB+B C+AC的最小项标准式为（ ）。AF(A,B,C)=m(0,2,4) BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m (0,2,3,4) DF(A,B,C)=m(3,4,6,7)7设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为（ ）AM=N=10 BM=10，N=2 CM=10，N=4 DM=10，N=38数字电路中的工作信号为( )。A直流信号 B脉冲信号C随时间连续变化的电流信号 D. 随时间连续变化的电压信号9L=AB+C 的对偶式为：（ ） AA+BC B.(A+B)C C. A+B+C DABC10. 自动产生矩形波脉冲信号为( )A.施密特触发器B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题1. (101011111)2= （ ）16 （ ）8421BCD2. 在数字电路中三极管工作在 和 状态，所以数字电路只有两个状态。3函数，其反函数为 ，对偶式为 。4.施密特触发器有 个稳定状态.，多谐振荡器有 个稳定状态。5. A/D转换器的主要参数有 ， 。6. 四位环型计数器和扭环形计数器，初始状态都是1000，经过5个时钟脉冲后，状态分别为 和 。7. 一个 JK 触发器有 个稳态，它可存储 位二进制数。8. 时序逻辑电路的输出不仅和_ _ _有关，而且还与_ _有关。9. TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态10.基本的RS触发器的特征方程为 ，约束条件为 。三、作图题1.D触发器各输入端的波形如图所示，试画出Q端对应的电压波形。 2.用集成芯片555构成的施密特触发器电路及输入波形Vi如图6.3（a、b）所示，试画出对应的输出波形Vo四、分析题1. 利用公式法将函数Y化简成最简与或式： 2.利用图形法将函数F化简成最简与或式：Y（A,B,C,D）=m(0,1,4,9,2)+d(2,3,6,10,11,14) 3. 试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。 五、设计题1. 设计一个三变量判偶电路，当输入变量A，B，C中有偶数个1时，其输出为1；否则输出为0。并用3/8线译码器(74LS138)和适当门电路实现。2. 用两个十六进制74161计数器设计一个完整的19进制计数器。CPEP ET工作状态0 异步置零10 置数110 1保持11 0保持（C=0）111 1计数3. 用JK触发器设计一个按自然态序进行计数的七进制同步加法计数器。第四套一、选择题1.十进制数25用8421BCD码表示为（ ）A.10 101 B.0010 0101 C.100101 D.101012.当TTL与非门的输入端悬空时相当于输入为( )A.逻辑0 B.逻辑1 C.不确定 D.0.5V3.逻辑函数F= AB+B的对偶式F=( )A.+C B.(A+B)(B+) C. +C D.AB+C4.测得某逻辑门输入A、B和输出F的波形，如图所示，则F（A，B）的表达式为( )A.F=AB B.F= C.F= D.F=AB5.一个16选一数据选择器的地址输入端有_个。( )A.1 B.2 C.3 D.46. 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。（ ） A. 二进制码； B. 循环码； C. ASCII码； D. 十进制码7. 将D触发器改造成T触发器，图1所示电路中的虚线框内应是。（ ）A. 或非门 B. 与非门 C. 异或门 D. 同或门8. 下列电路中，不属于时序逻辑电路的是( )A.计数器 B. 锁存器 C.寄存器 D. 半加器9. 可以用来实现并/串转换和串/并转换的器件是( )A.计数器 B.全加器 C.移位寄存器 D.存储器10. 自动产生矩形波脉冲信号为( )A.施密特触发器 B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题1十进制码(127.625)10表示的二进制数为 ，十六进制为 。2半导体数码显示器的内部接法有两种形式：共 接法和共 接法。 3二值逻辑中，变量的取值不表示_ _，而是指_ _。4A/D转换器的主要参数有 ， 。5二极管内含PN结，PN结在导电性能上的最大特点是_。6基本R-S触发器的特征方程为_ ；约束条件是 。7函数，其反函数为 ，对偶式为 。8欲构成能记最大十进制数为999的计数器，至少需要 片十进制加法计数器，或 片4位二进制加法计数器芯片。图二9某中规模寄存器内有3个触发器，用它构成的扭环型计数器模长为 ；构成最长模计数器模长为 。10施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。三、作图题1、边沿D触发器各输入端的波形如图，试画出Q、Q端对应的电压波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式： 2.利用图形法将函数F化简成最简与或式：Y（A,B,C,D）=m(0,1,4,9,12,13)+d(2,3,6,10,11,14) 3. 试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题1. 设计一个三变量判偶电路，当输入变量A，B，C中有偶数个1时，其输出为1；否则输出为0。并用3/8线译码器(74LS138)和适当门电路实现。2. 用两个十六进制74161计数器设计一个完整的19进制计数器。 3. 用JK触发器设计一个按自然态序进行计数的七进制同步加法计数器。第五套一、选择题1. (71)8相应的余3码应为( )A.01010111 B.01110001 C.10001010 D.101001002. 逻辑函数F=(A+B)(B+)的对偶式F=( )A.+C B.AB+B C. +C D.AB+C3.测得某逻辑门输入A、B和输出F的波形，如图所示，则F（A，B）的表达式为( )A.F=AB B.F= C.F= D.F=AB4.一个8选一数据选择器的地址输入端有_个。( )A.1 B.2 C.3 D.45. 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。（ ） A. 二进制码； B. 循环码； C. ASCII码； D. 十进制码6. 如下图所示电路中，只有_不能实现Qn+1=。( )7.JK触发器在CP作用下，若状态必须发生翻转，则应使（ ）A.J=K=0 B.J=K=1 C.J=O，K=1 D.J=1，K=08. 下列电路中，不属于组合逻辑电路的是( )A.编码器 B.全加器 C.寄存器 D.译码器9. 可以用来实现并/串转换和串/并转换的器件是( )A.计数器 B.全加器 C.移位寄存器 D.存储器10. 自动产生矩形波脉冲信号为( )A.施密特触发器 B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题1十进制码(127.625)10表示的二进制数为 ，十六进制为 。2半导体数码显示器的内部接法有两种形式：共 接法和共 接法。 3二值逻辑中，变量的取值不表示_ _，而是指_ _。4A/D转换器的主要参数有 ， 。5二极管内含PN结，PN结在导电性能上的最大特点是_。6D触发器的特征方程为 ，JK触发器的特征方程为 。7函数，其反函数为 ，对偶式为 。8欲构成能记最大十进制数为999的计数器，至少需要 片十进制加法计数器，或 片4位二进制加法计数器芯片。9描述时序电路的逻辑表达式为_、_ _和驱动方程。10施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。三、作图题1、边沿D触发器各输入端的波形如图，试画出Q、Q端对应的电压波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式： 2.利用图形法将函数F化简成最简与或式：Y（A,B,C,D）=m(0,1,4,9,2)+d(2,3,6,10,11,14)3.分析如图所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。4. 试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题1. 试用八选一数据选择器实现逻辑函数 2、用D触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。第六套一、 选择题1. 用编码器对16个信号进行编码，其输出二进制代码的位数是( )A.2位 B.3位 C.4位 D.16位2. 逻辑函数F=(A+B)(B+)的对偶式F=( )A.+C B.AB+B C. +C D.AB+C3.一个8选一数据选择器的地址输入端有_个。( )A.1 B.2 C.3 D.44.同步时序电路和异步时序电路比较，其差异在于后者( )A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关5. 如下图所示电路中，只有_不能实现Qn+1=。( )6.下列各函数等式中无冒险现象的函数式有（ ）A.F= F=+AC+B+BC+A+B.F=+BC+AC.F=+BC+A+BD.+AC+B7.JK触发器在CP作用下，若状态必须发生翻转，则应使（ ）A.J=K=0 B.J=K=1 C.J=O，K=1 D.J=1，K=08. 下列电路中，不属于组合逻辑电路的是( )A.编码器 B.全加器 C.寄存器 D.译码器9. 可以用来实现并/串转换和串/并转换的器件是( )A.计数器 B.全加器 C.移位寄存器 D.存储器10. 自动产生矩形波脉冲信号为( )A.施密特触发器 B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题1十进制码(127.625)10表示的二进制数为 ，十六进制为 。2用组合电路构成多位二进制数加法器有_和_ _二种类型。 3二值逻辑中，变量的取值不表示_ _，而是指_ _。4A/D转换器的主要参数有 ， 。5二极管内含PN结，PN结在导电性能上的最大特点是_。6D触发器的特征方程为 ，JK触发器的特征方程为 。7函数，其反函数为 ，对偶式为 。8欲构成能记最大十进制数为999的计数器，至少需要 片十进制加法计数器，或 片4位二进制加法计数器芯片。9描述时序电路的逻辑表达式为_、_ _和驱动方程。10施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。三、作图题1、边沿D触发器各输入端的波形如图，试画出Q、Q端对应的电压波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式：。2.利用图形法把下逻辑函数化简成最简与或式，Y（A,B,C,D）=m(0,2,4,5,7，13)+d(8,9,10,11,14，15)。3. 判断函数是否会出现竞争冒险现象,若出现如何消除。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。 五、设计题1. 设计组合电路，试用3线8线译码器和适当的门电路设计一个三人多数表决器。2、试用74LS161设计一个9进制计数器。（1）同步预置法，已知S00001。（2）异步清零法。2. 用D触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。第七套一、选择题1. 如果编码0100表示十进制数4，则此码不可能是( )A. 8421BCD码 B. 5211BCD码 C. 2421BCD码 D. 余3循环码2. 逻辑函数F=(A+B)(B+)的对偶式F=( )A.+C B.AB+B C. +C D.AB+C3. 半导体二极管截止时，外加电压U为( )A. 1.4v B. 1v C. 0.7v D. 0.5v4.同步时序电路和异步时序电路比较，其差异在于后者( )A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关5. 用与非门构成基本触发器，发生竞态现象时，RS变化为( ) A. 0011 B. 0110 C. 1100 D. 10016.下列各函数等式中无冒险现象的函数式有（ ）A.F= F=+AC+B+BC+A+B.F=+BC+AC.F=+BC+A+BD.+AC+B7. 构成移位寄存器不能采用的触发器为( ) A. R-S型 B. J-K型 C. 主从型 D. 同步型8. 下列电路中，不属于组合逻辑电路的是( )A.编码器 B.全加器 C.寄存器 D.译码器9. 4位集成数值比较器至少应有端口数( )个。 A. 18 B. 16 C. 14 D. 1210. 自动产生矩形波脉冲信号为( )A.施密特触发器 B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题1二进制码11011010表示的十进制数为 ，十六进制为 。2用组合电路构成多位二进制数加法器有_和_ _二种类型。 3二值逻辑中，变量的取值不表示_ _，而是指_ _。4A/D转换器的主要参数有 ， 。5使用与非门时多余的输入端应接 电平，或非门多余的输入端应接 电平。6D触发器的特征方程为 ，JK触发器的特征方程为 。7函数，其反函数为 ，对偶式为 。8欲构成能记最大十进制数为999的计数器，至少需要 片十进制加法计数器，或 片4位二进制加法计数器芯片。9描述时序电路的逻辑表达式为_、_ _和驱动方程。10施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。三、作图题1、边沿D触发器各输入端的波形如图，试画出Q、Q端对应的电压波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式：Y=A+BD+AD+D+DCE。2.利用图形法把下逻辑函数化简成最简与或式，Y（A,B,C,D）=m(0,1,2,3,4,7,15)+d(8,9,10,11，12,13)。3.分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。 五、设计题1. 设计组合电路，输入为一个4位二进制正整数B=B3B2B1B0，当B能被3整除时，输出Y=1,否则Y=0，要求列出真值表，并用8选1数据选择器(74LS151)实现，画出逻辑连线图(门电路可任选，B0从数据端输入)。2. 用D触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。第八套一、选择题1. (71)8相应的二进制编码应为( )A.01010111 B.01110001 C.10001010 D.101001002. 逻辑函数F=(A+B)(B+)的对偶式F=( )A.+C B.AB+B C. +C D.AB+C3.对于输出“0”有效的24线译码器来说要实现，Y=的功能，应外加( )A.或门 B.与门 C.或非门 D.与非门4.一个8选一数据选择器的地址输入端有_个。( )A.1 B.2 C.3 D.45.下面4种触发器中，抗干扰能力最强的是( )A.同步D触发器 B.主从JK触发器 C.主从D触发器 D.同步RS触发器6. 如下图所示电路中，只有_不能实现Qn+1=。( )7. 欲将某时钟频率为32MHz的CP变为16MHz的CP需要二进制计数器( )。A.16个 B.8个 C.2个 D.1个8. 下列电路中，不属于组合逻辑电路的是( )A.编码器 B.全加器 C.寄存器 D.译码器9. 可以用来实现并/串转换和串/并转换的器件是( )A.计数器B.全加器 C.移位寄存器D.存储器10. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为( )A.tw1/T B.tw1/tw2 C.tw2/tw1 D.tw2/T二、填空题1.完成数制转换 (39.6)10=(_ _)8421BCD ,(52.24)8=(_)16。2.三极管作为开关时工作区域 和 。3.触发器有 个稳态，存储8位二进制信息要 个触发器。4.常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有 、 。5.四位环型计数器初始状态是1000，经过5个时钟后状态为 。如果是扭环形计数器初始状态是1000，经过5个时钟后状态为 。6.消除竟争冒险的方法有引入选通脉冲、 、 等。7.时序电路的次态输出不仅与 有关，而且还与_ _有关。8A/D转换器的主要参数有 ， 。9. TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态10.，其对偶式的最简式等于 。三、作图题1、设触发器的初态为0，试画出同步RS触发器Q的波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式：Y=A+BD+AD+D+DCE2.利用图形法把下逻辑函数化简成最简与或式，Y（A,B,C,D）=m(0,2,4,5,7，13)+d(8,9,10,11,14，15) 3. 给定74163的状态表，分析电路，画出状态图，指出模值。74163引脚图和功能表如下图。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题1. 试用八选一数据选择器实现逻辑函数 2. 用74161及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为2（0010），画出状态图（按Q3Q2Q1Q0排列）及逻辑连线图。3. 用D触发器和门电路设计一个异步八进制加法计数器，要有具体解题过程。第九套一、选择题1逻辑符号如图所示，当输入，输入B为方波时，则输出F应为( )。A“1” B“0” C 方 波 D.矩形波2若输入变量A，B取之不同时，输出F=1；否则输出F0，则其输出与输入的关系是（ ）。 A 或非运算 B异或运算 C同或运算 D与运算3若999个1异或的结果为F1，999个0同或的结果为F2，则F1异或F2的结果为( )A0 B1 C不唯一 D没意义4一个16选一的数据选择器，其地址输入端有( )个。 A1 B2 C4 D165移位寄存器由4个触发器组成，用它构成的环形计数器具有几种有效状态；扭环形计数器具有几种有效状态。( )A16，8 B8，4 C4，4 D4，86用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（ ）。A3.33V B5V C6.66V D10V7用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ ）个触发器。A2 B6 C7 D88电路如图所示，实现的电路是（ ）。974LS290计数器的计数工作方式有（ ）种。A1 B2 C3 D410二输入与非门当输入变化为( )时，输出可能有竞争冒险。A 0110 B 0010 C1011 D1101 二、填空题1.完成数制转换 (101011111)2= 16 8421BCD ，2.三极管作为开关时工作区域 和 。3.触发器有 个稳态，存储8位二进制信息要 个触发器。4.常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有 、 。5.四位环型计数器初始状态是1000，经过5个时钟后状态为 。如果是扭环形计数器初始状态是1000，经过5个时钟后状态为 。6.消除竟争冒险的方法有引入选通脉冲、 、 等。7.集成触发器的管脚标记为，是 端。当电路要根据输入JK信号的状态来控制输出状态时，必须使为 电平。8A/D转换器的基本步骤是取样、保持、和等四个步骤。9. TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态10.，其对偶式的最简式等于 。三、作图题1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1）2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式：2.利用图形法把下逻辑函数化简成最简与或式，给定约束条件为： 。3. 分析下图所示的各逻辑电路，写出图中F1（A,B,C）和F2（A,B,C）的与或表达式。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。五、设计题1. 设计一个组合电路，输入为A、B、C，输出为Y。当C=0时，实现Y=AB；当C=1时，实现Y=A+B。要求：列出真值表；求输出Y的最简与或表达式；完全用与非门实现该逻辑关系（画逻辑图）2. 用74161及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为2（0010），画出状态图（按Q3Q2Q1Q0排列）及逻辑连线图。3. 用JK触发器设计一个按自然态序进行计数的六进制同步加法计数器。第十套一、选择题1下列电路中不属于时序电路的是（ ）。A同步计数器 B异步计数器 C组合逻辑电路 D数据寄存器23线8线译码器有（ ）。A3条输入线，8条输出线B8条输入线，3条输出线 C2条输入线，8条输出线D3条输入线，4条输出线3一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（ ）。A00111 B00101 C01000 D010014若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为（ ）。AA或B中有一个接1BA或B中有一个接0CA和B并联使用D不能实现5.下列各种电路结构的触发器中哪种能构成移位寄存器（ ）。A基本RS触发器B同步RS触C主从结构触发器DSR锁存器6逻辑函数F(A,B,C) = AB+B C+AC的最小项标准式为（ ）。AF(A,B,C)=m(0,2,4) BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m (0,2,3,4) DF(A,B,C)=m(3,4,6,7)7设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为（ ）AM=N=10 BM=10，N=2 CM=10，N=4 DM=10，N=38数字电路中的工作信号为( )。A直流信号 B脉冲信号C随时间连续变化的电流信号 D. 随时间连续变化的电压信号9L=AB+C 的对偶式为：（ ） AA+BC B.(A+B)C C. A+B+C DABC10. 自动产生矩形波脉冲信号为( )A.施密特触发器B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题1(11001101011.101)2=（ ）10=（ ）8421BCD2已知N的补码是1.10110101，则N的原码是 ，反码是 。3假设Zi为电路的输出，xi为电路的输入，yi为电路的状态，Zi=fi(x1xn,y1yn)，i=1,2r，Zi描述的是 电路； Zi=fi(x1xn)，i=1,2r，Zi描述的是 电路。45位环形计数器的无效状态为 ；5位扭环形计数器的无效状态为 。5如用0V表示逻辑1，-10V表示逻辑0，这属于 逻辑，相反属于 逻辑。6A/D转换器的基本步骤是取样、保持、和等四个步骤。7对160个符号进行二进制编码，则至少需要 位二进制数；对160个1进行半加和是 。8逻辑函数 F=的最小项之和表达式为 。9TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态10RS触发器的特性方程为 、_ _。三、作图题1、主从型JK触发器各输入端的波形如下图所示，试画出Q端对应的电压波形。2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式：。2.利用图形法将函数P化简成最简与或式：。3.分析下图所示的各逻辑电路，写出图中F1（A,B,C,D）的与或表达式。4.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能。 五、设计题1. 设计一个A、B、C三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时A有否决权。用4选1数据选择器74LS153来实现，连线时可附加适当门电路。2. 用同步四位二进制计数器74163构成八进制计数器,画出连线图。74163引脚图和功能表如下图。3. 用JK触发器设计一个按自然态序进行计数的六进制同步加法计数器。48