资源描述
1.1将下列各式写成按权展开式:(352.6)10=3102+5101+2100+610-1(101.101)2=122+120+12-1+12-3(54.6)8=581+5480+68-1(13A.4F)16=1162+3161+10160+416-1+1516-21.2按十进制017的次序,列表填写出相应的二进制、八进制、十六进制数。解:略1.3二进制数0000000011111111和00000000001111111111分别可以代表多少个数?解:分别代表28=256和210=1024个数。1.4 将下列个数分别转换成十进制数:(1111101000)2,(1750)8,(3E8)16解:(1111101000)2=(1000)10 (1750)8=(1000)10 (3E8)16=(1000)101.5将下列各数分别转换为二进制数:(210)8,(136)10,(88)16解:结果都为:(10001000)21.6 将下列个数分别转换成八进制数:(111111)2,(63)10,(3F)16解:结果都为(77)81.7 将下列个数分别转换成十六进制数:(11111111)2,(377)8,(255)10解:结果都为(FF)161.8 转换下列各数,要求转换后保持原精度:解:(1.125)10=(1.0010000000)10 小数点后至少取10位 (0010 1011 0010)2421BCD=(11111100)2 (0110.1010)余3循环BCD码=(1.1110)21.9 用下列代码表示(123)10,(1011.01)2:解:(1)8421BCD码: (123)10=(0001 0010 0011)8421BCD (1011.01)2=(11.25)10=(0001 0001.0010 0101)8421BCD (2)余3 BCD码(123)10=(0100 0101 0110)余3BCD (1011.01)2=(11.25)10=(0100 0100.0101 1000)余3BCD1.10 已知A=(1011010)2,B=(101111)2,C=(1010100)2,D=(110)2(1) 按二进制运算规律求A+B,A-B,CD,CD,(2) 将A、B、C、D转换成十进制数后,求A+B,A-B,CD,CD,并将结果与(1)进行比较。解:(1)A+B=(10001001)2=(137)10 A-B=(101011)2=(43)10整理为word格式 CD=(111111000)2=(504)10 CD=(1110)2=(14)10(2)A+B=(90)10+(47)10=(137)10 A-B=(90)10-(47)10=(43)10 CD=(84)10(6)10=(504)10 CD=(84)10(6)10=(14)10两种算法结果相同。1.11 试用8421BCD码完成下列十进制数的运算。解:(1)5+8=(0101)8421BCD+(1000)8421BCD=1101 +0110=(1 0110)8421BCD=13(2)9+8=(1001)8421BCD+(1000)8421BCD=1 0001+0110=(1 0111)8421BCD=17(3) 58+27=(0101 1000)8421BCD+(0010 0111)8421BCD=0111 1111+ 0110=(1000 0101)8421BCD=85(4)9-3=(1001)8421BCD-(0011)8421BCD=(0110)8421BCD=6(5)87-25=(1000 0111)8421BCD-(0010 0101)8421BCD=(0110 0010)8421BCD=62(6)843-348 =(1000 0100 0011)8421BCD-(0011 0100 1000)8421BCD=0100 1111 1011- 0110 0110=(0100 1001 0101)8421BCD=4951.12 试导出1位余3BCD码加法运算的规则。解:1位余3BCD码加法运算的规则加法结果为合法余3BCD码或非法余3BCD码时,应对结果减3修正即减(0011)2;相加过程中,产生向高位的进位时,应对产生进位的代码进行“加33修正”即加(0011 0011)2。2.1 有A、B、C三个输入信号,试列出下列问题的真值表,并写出最小项表达式m( )。(1)如果A、B、C均为0或其中一个信号为1时。输出F=1,其余情况下F=0。(2)若A、B、C出现奇数个0时输出为1,其余情况输出为0。(3)若A、B、C有两个或两个以上为1时,输出为1,其余情况下,输出为0。解:F1(A,B,C)=m(0,1,2,4)F2(A,B,C)=m(0,3,5,6)F3(A,B,C)=m(3,5,6,7)2.2 试用真值表证明下列等式:(1)AB+BC+AC=ABC+ABC(2)AB+BC+AC=AB BC AC证明:(1)ABCAB+BC+ACABCABC+ABC000001010011100101100000000001010011100101100000整理为word格式1101110111011101真值表相同,所以等式成立。(2)略2.3 对下列函数,说明对输入变量的哪些取值组合其输出为1?(1)F(A,B,C)=AB+BC+AC(2)F(A,B,C)=(A+B+C)(A+B+C)(3)F(A,B,C)=(AB+BC+AC)AC解:本题可用真值表、化成最小项表达式、卡诺图等多种方法求解。(1)F输出1的取值组合为:011、101、110、111。(2)F输出1的取值组合为:001、010、011、100、101、110。(3)F输出1的取值组合为:101。2.4 试直接写出下列各式的反演式和对偶式。(1) F(A,B,C,D,E)=(AB+C)D+EB(2) F(A,B,C,D,E)=AB+CD+BC+D+CE+B+E(3) F(A,B,C)=AB+C AB C解:(1) F=(A+B)C+DE+B F=(A+B)C+DE+B(2) F=(A+B)(C+D)(B+C)D(C+E)BE F=(A+B)(C+D)(B+C)D(C+E)BE(3)F=(A+B)C+ A+B+C F=(A+B)C+A+B+C2.5 用公式证明下列等式:(1)AC+AB+BC+ACD=A+BC(2) AB+AC+(B+C) D=AB+AC+D(3) BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+BD(4) ABC+BC+BCD+ABD=A + B +C+D证明:略2.6 已知ab+ab=ab,ab+ab=ab,证明:(1) abc=abc(2) abc=abc证明:略2.7试证明:整理为word格式(1)若ab+ a b=0则a x+b y=ax + by(2)若a b+ab=c,则a c + ac=b证明:略2.8 将下列函数展开成最小项之和:(1) F(ABC)=A+BC(2) F(ABCD)=(B+C)D+(A+B) C(3) F(ABC)=A+B+C+A+B+C解:(1)F(ABC)=m(3,4,5,6)(2) F(ABCD)=m(1,3,5,6,7,9,13,14,15)(3) F(ABC)=m(0,2,6)2.9 将题2.8中各题写成最大项表达式,并将结果与2.8题结果进行比较。解:(1)F(ABC)=M(0,1,2) (2) F(ABCD)=M(2,4,8,10,11,12) (3)F(ABC)=M(1,3,4,5,7)2.10 试写出下列各函数表达式F的F和F的最小项表达式。(1) F=ABCD+ACD+BCD(2) F=AB+AB+BC解:(1)F=m(0,1,2,3,5,6,7,8,9,10,13,14) F=m(1,2,5,6,7,8,9,10,12,13,14,15)(2) F=m(0,1,2,3,12,13) F=m(2,3,12,13,14,15)2.11试用公式法把下列各表达式化简为最简与或式(1)F=A+ABC+ABC+BC+B解:F =A+B(2) F=(A+B)(A+B+C)(A+C)(B+C+D)解:F=AB+AC(3) F=AB+AB BC+BC解:F=AB+BC+AC或:F=AB+AC+BC(4) F=ACD+BC+BD+AB+AC+BC解:F=AD+C+B(5) F=AC+BC+B(AC+AC)解:F=AC+BC2.12 用卡诺图把下列函数化简为最简与或式(1)F(A,B,C)=m(0,1,2,4,5,7)解:F=B+AC+AC图略(2)F(A,B,C,D)=m(0,2,5,6,7,9,10,14,15)解:F=ABCD+ABD+ABD+BC+CD整理为word格式图略(3)F(A,B,C,D)=m(0,1,4,7,9,10,13) +f (2,5,8,12,15)解:F=C+BD+BD图略(4)F(A,B,C,D)=m(7,13,15) 且ABC=0, ABC=0, ABC=0解:F(A,B,C,D)=BD图略(5) F(A,B,C,D)=ABC+ABC+ABCD+ABCD且ABCD不可同时为1或同时为0解:F(A,B,C,D)=BD+AC图略(6)F(A,B,C,D)=M (5,7,13,15)解:F=B+D图略(7)F(A,B,C,D)=M (1,3,9,10,14,15)解:F=AD+AB+CD+BC+ABCD图略(8)F(A,B,C,D,E)=m(0,4,5,6,7,8,11,13,15,16,20,21,22,23,24,25,27,29,31)解:F=CDE+BC+CE+BDE+ABE图略2.13 用卡诺图将下列函数化为最简或与式(1)F(A,B,C)=m(0,1,2,4,5,7)解:F=(A+B+C)(A+B+C)图略(2)F(A,B,C)=M (5,7,13,15)解: F=(B+D)图略2.14 已知:F1(A,B,C)=m(1,2,3,5,7) +f (0,6),F2(A,B,C)=m(0,3,4,6) +f (2,5),求F=F1F2的最简与或式解:F=A+B4.1 分析图4.1电路的逻辑功能解:(1)推导输出表达式(略)(2) 列真值表(略)(3)逻辑功能:当M=0时,实现3位自然二进制码转换成3位循环码。 当M=1时,实现3位循环码转换成3位自然二进制码。4.2 分析图P4.2电路的逻辑功能。 整理为word格式 解:(1)从输入端开始,逐级推导出函数表达式。(略)(2)列真值表。(略)(3)确定逻辑功能。假设变量A、B、C和函数F1、F2均表示一位二进制数,那么,由真值表可知,该电路实现了一位全减器的功能。A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。 4.3分析图4.3电路的逻辑功能解:实现1位全加器。4.4 设ABCD是一个8421BCD码,试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路,该数大于等于5,F= 1;否则为0。解: 逻辑电路如下图所示: 4.5 试设计一个2位二进制数乘法器电路。解:为了使电路尽量简单,希望门数越少越好,本电路是四输出函数,圈卡诺圈时要尽量选择共有的卡诺圈以减少逻辑门的数量。电路图略。4.6 试设计一个将8421BCD码转换成余3码的电路。解: 电路图略。4.7 在双轨输入条件下用最少与非门设计下列组合电路: 解:略整理为word格式4.8 在双轨输入信号下,用最少或非门设计题4.7的组合电路。解:将表达式化简为最简或与式:(1)F=(A+C)(A+B+C)= A+C+A+B+C(2)F=(C+D)(B+D)(A+B+C)= C+D+B+D+A+B+C(3)F=(A+C)(A+B+D)(A+B+D)= A+C+A+B+D+A+B+D(4)F=(A+B+C)(A+B+C)= A+B+C+A+B+C4.9 已知输入波形A、B、C、D,如图P4.4所示。采用与非门设计产生输出波形如F的组合电路。解: F=AC+BC+CD电路图略4.10 电话室对3种电话编码控制,按紧急次序排列优先权高低是:火警电话、急救电话、普通电话,分别编码为11,10,01。试设计该编码电路。解:略 4.11 试将2/4译码器扩展成4/16译码器解:A1 EN Y3A0 2/4 Y2 译码器 Y1Y0 A3 A2ENA1 2/4(4)A0 Y0Y1Y2Y3ENA1 2/4(2)A0 Y0Y1Y2Y3ENA1 2/4(1)A0 Y0Y1Y2Y3 A1 A0ENA1 2/4(3)A0 Y0Y1Y2Y3 Y0Y1Y2Y3 Y4 Y5Y6Y7 Y8Y9Y10Y11 Y12Y13Y14Y154.12 试用74138设计一个多输出组合网络,它的输入是4位二进制码ABCD,输出为: F1 :ABCD是4的倍数。 F2 :ABCD比2大。 F3 :ABCD在811之间。 F4 :ABCD不等于0。整理为word格式解:电路如下图所示: 4.13 试将八选一MUX扩展为六十四选一MUX。解:方法一:整理为word格式YY7Y6Y1Y0D63D57D56D55D49D48D15D9D8D7D1D0A0A1A2A3A4A5001A2 Y0A1 Y1A0 Y274138 Y3 E1 Y4E2A Y5E2B Y6 Y71ENA2A1A0D0D1 74151(8) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(7) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(2) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(1) YD2D3D4D5D6D7方法一电路图整理为word格式方法二:YA3A4A5ENA2A1A0D0D1 74151(1) YD2D3D4D5D6D7Y7Y6Y1Y0D63D57D56D55D49D48D15D9D8D7D1D0A0A1A2ENA2A1A0D0D1 74151(8) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(7) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(2) YD2D3D4D5D6D7ENA2A1A0D0D1 74151(1) YD2D3D4D5D6D7方法二电路图整理为word格式4.14 试用74151实现下列函数: 解:(1)电路图如下所示: (2)F(A,B,C)=AB+AB+C解:ENA2A1A0D0D1 74151 YD2D3D4D5D6D7ABC01111101F(3)F(A,B,C,D)=ABC+BCD+ACD解:ENA2A1A0D0D1 74151 YD2D3D4D5D6D7ABC00D001DDF解: 令A=A2 、B=A1 、C=A0 则:D0 = D7 =D, D1 = D, D6 = 1, D2 = D3 = D4 = D5 = 0。 相应的电路图如下图所示: 整理为word格式 (5)F(A,S,C,D,E)=ABCD+ABCE+BCDE解:电路图略。4.15 用74153实现下列函数: 解:电路图如下:(2)F(A,B,C)=m(1,2,4,7)ENA1A0D0 Y D1 D2D3ABCCCCF解:整理为word格式4.16 试在图4.2.31的基础上增加一片7485,构成25位数据比较器。解:=A3A2A1A0 B3B2B1B0(AB)i(A=B)i 7485(AB FA=B FAB)i(A=B)i 7485(AB FA=B FAB)i(A=B)i 7485(AB FA=B FAB)i(A=B)i 7485(AB FA=B FAB)i(A=B)i 7485(AB FA=B FAB)i(A=B)i 7485(AB FA=B FAB FA=B FA1001时,须加0110修正项进行调整,计算结果为C4C3C2C1C0。00S0S1S2S3A3A2A1 COA0 S3CI 74283 S2B3 S1B2 S0B1B01&B0B1B2B3A0A1A2A3A3A2A1 COA0 S3CI 74283 S2B3 S1B2 S0B1B0C4C3C2C1C04.18 用74283将8421BCD码转换为余3BCD码。 解:电路图如右所示:4.20 用74283将8421BCD码转换为5421BCD码。 解:整理为word格式4.21 设A=A3 A2 A1 A0 , B=B3 B2 B1 B0 是两个4位二进制数。试用7485和74157(四二选一MUX)构成一个比较电路并能将其中大数输出。试画出逻辑图。 4.22 分析如下图所示的组合网络中,当 ABCD 从0100向1101变化时和 ABCD 从 1000向1101变化时,是否会出现冒险?试用增加多余项和取样脉冲的方法来避免冒险现象。 解 :1.当 ABCD 从0100向1101变化时:电路中存在功能冒险。 2.当 ABCD 从1000向1101变化时: 电路中不存在功能冒险。 再判断是否有逻辑冒险:AC = 10 时,存在0型逻辑冒险。3增加多余项的方法消除逻辑冒险: 4加取样脉冲法避免冒险: 5.1 基本触发器的逻辑符号与输入波形如图P5.1所示。试作出 Q、Q 的波形。整理为word格式图 P5.15.2 图P5.2电路,在开关S由A点拨到B点,再由B点拨回A点过程中,A、B两点电压波形如图中所示。试作出 Q 和 Q 端的波形。图 P5.25.3 分析图P5.3的逻辑功能:列出真值表,导出特征方程并说明 SD 、RD 的有效电平。解:(1)列真值表如下 下略5.4 对于图P5.4电路,试导出其特征方程并说明对A、B的取值有无约束条件。解:(1)列真值表如下 下略整理为word格式5.5 试写出图P5.5触发器电路的特征方程。CP=0时,Qn+1=Qn 图 P5.55.6 试写出图P5.6各触发器电路的特征方程。图 P5.6(b)(h)略5.7 维阻D触发器的CP和D信号如图P5.7所示,设触发器Q端的初态为“0”,试作Q端波形。 图P5.7 图P5.85.8 维阻D触发器构成的电路如图P5.8所示,试作Q端波形。解:特征方程为: ,Q端波形如图P5.8所示。5.10 画出图P5.10中Q端的波形。设初态为“0”。 解:Q端波形如图P5.10所示。 整理为word格式图P5.105.11 画出图P5.11电路Q端的波形。设初态为“0”。解:Q端波形如图P5.11所示。图P5.11P5.125.12 画出图P5.12电路中Q1、Q2 的波形。 Q端波形如图P5.12所示。5.13 画出图P5.13电路中 Q1和 Q2 的波形。图P5.135.14 试作出图P5.14中Q端和Z端的波形。设Q的初态为“0”。解: Q、Z端波形如图P5.14所示。整理为word格式图P5.14 图P5.155.15 画出图P5.15电路中Q端的波形。解:Q端波形如图P5.15所示。5.16 试作出图P5.16电路中QA、QB 的波形。解:Q端波形如图P5.16所示。 图P5.16 图P5.175.17 试作出图P5.17电路中Q1、Q2 的波形。解:Q端波形如图P5.17所示。5.18 试作出图P5.18电路中Q1和Q2的波形(设Q1和Q2的初态均为“0”),并说明Q1和Q2对于CP2各为多少分频。解:Q端波形如图P5.18所示。Q1和Q2对于CP2都是4分频,即图P5.18 图P5.195.19 已知电路如图P5.19,试作出Q端的波形。设Q的初态为“0”。解:Q端波形如图P5.19所示。整理为word格式5.20 已知输入uI、输出uO波形分别如图P5.20所示,试用两个D触发器将该输入波形uI转换成输出波形uO 。解:实现电路如图P5.20所示。图P5.205.21 试分别用公式法和列表图解法将主从SR触发器转换成JK触发器。解:略6.1 试分析下图所示电路。解:1)分析电路结构:略2)求触发器激励函数:略3)状态转移表:略4)逻辑功能:实现串行二进制加法运算。X1X2为被加数和加数,Qn为低位来的进位,Qn+1表示向高位的进位。且电路每来一个CP,实现一次加法运算,即状态转换一次。例如X1=110110,X2=110100,则运算如下表所示:LSBMSB节拍脉冲CPCP1 CP2 CP3 CP4 CP5 CP6 CP7被加数 X10 1 1 0 1 1 0加 数 X20 0 1 0 1 1 0低位进位 Qn0 0 0 1 0 1 1高位进位Qn+10 0 1 0 1 1 0本位和 Z0 1 0 1 0 1 1整理为word格式6.2 试作出101序列检测器得状态图,该同步电路由一根输入线X,一根输出线Z,对应与输入序列的101的最后一个“1”,输出Z=1。其余情况下输出为“0”。(1) 101序列可以重叠,例如:X:010101101 Z:000101001(2) 101序列不可以重叠,如:X:0101011010 Z:0001000010解:1)S0:起始状态,或收到101序列后重新开始检测。 S1:收到序列起始位“1”。 S2:收到序列前2位“10”。 2) 6.3对下列原始状态表进行化简: (a) 解:1)列隐含表: 2)进行关联比较3)列最小化状态表为: (b)S(t)N(t)/Z(t)X=0X=1AB/0H/0BE/0C/1整理为word格式CD/0F/0DG/0A/1EA/0H/0FE/1B/1GC/0F/0HG/1D/1解:1)画隐含表:2)进行关联比较:3)列最小化状态表:S(t)N(t)/Z(t)X=0X=1ab/0h/0be/0a/1ea/0h/0he/1b/16.4 试画出用MSI移存器74194构成8位串行并行码的转换电路(用3片74194或2片74194和一个D触发器)。解:1)用3片74194:整理为word格式2)用2片74194和一个D触发器状态转移表同上。6.5试画出74194构成8位并行串行码的转换电路状态转移表:Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操 作启动F F F F F F F F1 1准备并入CP10 D0 D1 D2 D3 D4 D5 D6 D710准备右移CP21 0 D0 D1 D2 D3 D4 D5 D6 10准备右移CP31 1 0 D0 D1 D2 D3 D4 D5 10准备右移CP41 1 1 0 D0 D1 D2 D3 D410准备右移CP51 1 1 1 0 D0 D1 D2 D3 10准备右移CP61 1 1 1 1 0 D0 D1 D21 0准备右移CP71 1 1 1 1 1 0 D0 D1 1 0准备右移CP81 1 1 1 1 1 1 0 D0 1 1准备并入6.6 试分析题图6.6电路,画出状态转移图并说明有无自启动性。解:激励方程:略 状态方程:略状态转移表:整理为word格式111序号Q3 Q2 Q1110010001000有效循环012345000001010011100101011100101偏离状态110111111000 状态转移图该电路具有自启动性。6.7 图P6.7为同步加/减可逆二进制计数器,试分析该电路,作出X=0和X=1时的状态转移表。解:题6.7的状态转移表XQ4n Q3n Q2n Q1n Q4n+1Q3n+1Q2n+1Q1n+1Z000001111101111111000111011010011011100001100101100101110100010101001001001100000100001110001110110000110010100010101000001000011000011001000001000010000010000110000000101000100100100100011010011010001010001010101010110010110011101011110000110001001011001101001101010110整理为word格式110111100011100110101110111100111101111111111000006.8分析图6.8电路,画出其全状态转移图并说明能否自启动。解:状态转移图: 偏离态能够进入有效循环,因此该电路具有自启动性。逻辑功能:该电路是一个M=5的异步计数器。6.9用IKFF设计符合下列条件的同步计数器电路。当X=0时为M=5的加法计数器,其状态为0,1,2,3,4。当X=1时为M=5的减法计数器,其状态为7,6,5,4,3。解:6.10试改用D触发器实现第9题所述功能的电路。解:略整理为word格式6.11试用JKFF设计符合图6.11波形,并且具备自启动性的同步计数电路。 CP 0 1 2 3 4 5 Q1 Q2 Q3解:略6.12 用四个DFF设计以下电路:(1) 异步二进制加法计数器。(2) 在(1)的基础上用复“0”法构成M=12的异步加法计数器。解:(1) (2)反馈状态为1100 6.13 用四个DFF设计以下电路:(1)异步二进制减法计数器。(2)在(1)的基础上用复“0”法构成M=13的异步计数器。解:整理为word格式题6.13(2)电路图6.14 用DFF和适当门电路实现图6.14的输出波形Z。提示:先用DFF构成M=5的计数器,再用Q3、Q2、Q1和CP设计一个组合网络实现输出波形。 CP Z 000 001 010 011 100解:6.15 试用DFF和与非门实现图6.15“待设计电路”。要求发光二极管前3s亮,后2s暗,如此周期性重复。解: 6.16 试写出图6.16中各电路的状态转移表。整理为word格式(a) (b)解:(a) (b) CR=Q3Q1 LD=Q3Q1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0000000010010001101000101011001111000100100110100010101100111100010011010 M=10 M=86.17 写出图6.17电路的状态转移表及模长M=? 解:状态转移表:Q3 Q2 Q1 Q000000011010001111000101111001111置3置7置11置15 M=86.18 试分析图6.18能实现M=?的分频。整理为word格式解:74161(1)的Q3接至74161(2)的CP,两74161为异步级联,反馈状态为(4C)H=76,又利用异步清0端,所以M=76。6.19试用74161设计循环顺序为0,1,2,3,4,5,10,11,12,13,14,15,0,1的模长为12的计数电路。解: 为了使其具有自启动性,将Q3,Q1接入与非门。6.20 试用74161设计能按8421BCD译码显示的059计数的60分频电路。解:CP M=6 M=106.21 试用TFF实现符合下述编码表的电路。 Q3 Q2 Q1 Q00000010001010110011110001100整理为word格式11011111解:略。6.22 试分析图6.22(a)(b)2个计数器的分频比为多少?解:M=M1M2=636.23 试说明图6.23电路的模值为多少,并画出74160()的Q0、Q1、Q2、Q3端,74160()的Q0和RD端的波形,至少画出一个周期。解:M=15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15()Q0()Q1()Q2()Q3()Q0 RD6.24 试写出图6.24中各电路的状态编码表及模长。整理为word格式解:(1)异步清0,8421BCD码 (2)异步置9 5421BCD码Q3 Q2 Q1 Q0Q0 Q3 Q2 Q1 00000001001000110100 M=5 00000001001000110100100010011100 M=86.25 试用7490设计用8421BCD编码的模7计数器。(1)用R01、R02作反馈端;(2)用S91、S92作反馈端。解:(1) (2) 6.26 试用7490设计用5421BCD编码的模7计数器。(1)用R01、R02作反馈端;(2)用S91、S92作反馈端。解: (1) (2) 整理为word格式6.27 写出图6.27分频电路的模长解:M1=6,M2=8 电路的模长应为6和8的最小公倍数24,即M=24。6.28 写出图6.28的模长及第一个状态和最后一个状态。解:M1=7,M2=8 电路的模长应为7和8的最小公倍数56,即M=56。6.29 图6.29是串入、并入串出8位移存器74165的逻辑符号。试用74165设计一个并行串行转换电路,它连续不断地将并行输入的8位数据转换成串行输出,即当一组数据串行输出完毕时,立即装入一组新的数据。所用器件不线,试设计出完整的电路。整理为word格式解: 6.30 电路如图6.30所示,试写出其编码表及模长并说明理由。解:Q3 Q2 Q1 Q000000001001000110100010101100111整理为word格式1000M=10,因为反馈状态为1100,在8421BCD码中不会出现。所以模长仍为10。6.31 现用信号为f1=100Hz的矩形波,试用两块7490将该信号变换成f0=2Hz的方波。解: M1=5(8421BCD) M2=10(5421BCD)6.32 试用一片7490和一个JKFF构成M=12的分频电路。并要求该电路的第一状态为0001。解: 6.33 在上题中,若要求其输出为8421BCD译码显示时,即计数状态为01,02,11,12编码。试再用一片7490和一个JKFF实现电路。解: 6.34 试用一片7490和一片八选一数据选择器74151实现图6.14输出波形Z。 CP Z整理为word格式解: 6.35 用DFF设计移位型序列信号发生器,要求产生的序列信号为(1) 11110000(2)111100100。解:(1)电路图为: (2)6.36 试用DFF设计一个序列信号发生器。使该电路产生序列信号1110100。解:整理为word格式 6.37 试用JKFF设计循环长度M=12的序列信号发生器。解:该题要求设计一个已知序列长度的序列信号发生器,可以用修改最长线性序列的方法得到 6.38 分析图6.28电路,试写出其编码表及模长。解:状态编码表为:(其中Q0为第二个74194的Q0)序号Q0 Q1 Q2 Q3 Q0Z启动123456789000001000011000111001111011111011110011100011000010000011111因此M=10。6.39试写出图6.39的74194输出端的编码表及数据选择器输出端F处的序列信号。整理为word格式解: F处的序列为:0100001011。6.40 写出图6.40中74161输出端的状态编码表及74151输出端产生的序列信号。解: F处的序列信号为:1111000110。6.41 试写出图P6.41中74194输出端Q0处的序列信号。解:Q0处的序列信号为:01110100110001。6.42 用74194设计序列信号发生器产生序列信号:(1)1110010,;(2)101101,。解:(1)F11111=1M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 整理为word格式(2)FM1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 1111CP0题6.42(2)电路图6.43 试用74161、74151及少量与非门实现如下功能:当S=0时,产生序列1011010;当S=1时,产生序列1110100。解: END0D1 74151 YD2D3D4D5D6D7 A2 A1 A01S 1SSSSF&1P Q3 Q2 Q1 Q0T 74161 QccLD CRCP D3 D2 D1 D0 11CP题6.43电路图
展开阅读全文