智能抢答器数电实验报告.doc

目录1、 设计目的.32、 技术指标.3（1）基本功能.3（2）增加功能.33、 给定条件及元器件.34、 设计思路.35、 电路框图.3（1） 方案介绍.3（2） 流程图.4六、单元电路设计.4 （1）倒计时电路的设计.4 （2）数码管显示电路的设计.6 （3）锁存器电路的设计.6 （4）编码器电路的设计.7 （5）蜂鸣器电路.9 （6）时钟电路.10七、整体电路.11八、问题及解决.11九、心得体会.12十、参考文献.12一、设计目的：1、掌握对数字逻辑电路的设计与分析；2、掌握对学过的常见的数字芯片的应用；3、掌握集成电路的测试方法各种工作原理；4、通过电路方案的分析、论证和比较，设计计算和选取元器件、电 路组装、调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。5、 培养根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力。二、技术指标（1）基本功能在主持人宣布下，四组参与抢答。当有抢答这首先按下抢答开关时，相应显示灯亮并伴有声响，并且显示其组号。同时，抢答器不再接收其它组的抢答干扰。电路具有时间控制功能。要求再限定时间10秒（30秒）后无人抢答时，该题作废，用声响提示。（2）增加功能无人抢答时，可以显示顺计时（或倒计时）的时间三、给定条件及元器件 要求电路主要选用中规模TTL集成电路74系列（不能用专用集成电路）。 本设计要求在数字电路实验箱上完成;电源电压5V。 使用芯片：74LS112、74LS148、74LS192、74LS123、555定时器，74LS20、74LS00、74LS04、74LS32、4002、74LS02四、设计思路1. 复位和抢答开关输入防抖电路，可采用触发器电路来完成。2. 判别选组实现的方法可以用触发器和组合电路完成，也可用一些特殊器件组成。例如锁存器电路采用以74ls112的双下降沿J-K触发器为主的系统。3. 计数显示电路可用8421码拨码开关译码电路显示。数码管则采用试验箱上集成的BCD码型数码管来显示，即对应“8421”编码来显示经过74ls148优先编码后的数字。 4.蜂鸣器电路主要利用计时电路和抢答电路的封锁的状态信号，再通过一些门电路连接74LS123构成的单稳态触发器。 五、电路框图（1）方案介绍: 抢答电路：使用74ls112双下降沿J-K触发器锁存抢答信息，当有人抢答时，利用触发器相应输出信号，通过74LS20、74LS32、74LS02组成的门电路锁定74LS112和74LS192，至此，抢答与计时电路均封锁。同时使用74ls148作为编码器，对抢答的编号进行编码，输出BCD码的低3位，再将这3位的BCD码连接BCD型共阴数码管里显示出抢答者的编号，此时蜂鸣器响一秒。主持人电路：利用74ls192计数器作为倒计时的芯片，当主持人按下抢答复位键时，74ls192被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，并通过74ls148编码器将即时时间进行编码，并送到BCD型共阴数码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，并将74LS112触发器锁存，禁止选手抢答，停止倒计时，蜂鸣一秒。否则倒计时结束后，锁存计数器192和抢答器，禁止抢答并蜂鸣一秒。（2）流程图:如图1整个电路流程如图1所示，主要分为两部分，一个是倒计时部分，一个是抢答部分，其中抢答器部分由锁存器电路，编码器电路，数码管、小灯显示电路组成，其中倒计时电路由倒计时芯片192，编码器148，数码管显示电路，倒计时采样1hz的脉冲作为时钟信号输入端。五、单元电路设计（1）倒计时电路的设计倒计时电路采用74ls192十进制计数器，通过预置端置初始值“9”至输出端Q0Q3，采用减计数模式，当从9减至0时，TCD端输出一个低电平，以此将74ls112和74ls192锁定无效。倒计时电路图2： 图2 十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-4 74LS192的引脚排列及逻辑符号（a）引脚排列 (b) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下： 输入 输出MRP3P2P1P0Q3Q2Q1Q01000000dcbadcba011 加计数011 减计数（2）数码管显示电路的设计数码管则采用试验箱上集成的BCD码型数码管来显示，即对应“8421”编码来显示经过74ls148优先编码后的数字。如图4（3）锁存器电路的设计锁存器电路采用以74ls112的双下降沿J-K触发器为主的系统,当4个抢答键被按下时(对应小灯亮),向时钟输入端CLK输入一下降沿，触发器立即锁存,禁止抢答，其原本反向端为4个高电平的输出端也变成3高1低,可以利用一个4输入与非门将它们与非，再接一个74LS32二输入或门将抢答电路封锁,从而阻止其余选手的抢答。电路如图3所示 图374LS112双下降沿J-K触发器:74LS112双J-K触发器的逻辑符号和J-K触发器引脚功能分别如下：J-K触发器的逻辑符号74LS112双J-K触发器引脚功能。其中J和K 为数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成与的关系。触发器的功能表如下所示：（4）编码器电路的设计编码器采用74ls148作为编码芯片，将74ls112输出信号进行编码，然后输出二进制BCD码，由于74ls148为优先编码器，故需要将其未用到的高优先级的端和抢答电路锁存端的4与非门输出端连接，避免在无人抢答时输出数字“0”。电路如图4 图474LS148管脚图： 74ls148优先编码器管脚功能介绍:为16脚的集成芯片，电源是VCC(16) GND(8),I0I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。74ls148逻辑图 74ls148逻辑表达式使能端OE(芯片是否启用)的逻辑方程：OE =I0I1I2I3I4I567IE当OE输入IE=1时，禁止编码、输出(反码)： A2,A1,A0为全1。当OE输入IE=0时，允许编码，在I0I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。输入输出EII0I1I2I3I4I5I6I7A2A1A0GSEO1xxxxxxxx11111011111111111100xxxxxxx0000010xxxxxx01001100xxxxx011010100xxxx0111011100xxx01111100100xx011111101100x01111111101000111111111110（5）蜂鸣器电路蜂鸣器电路主要利用计时电路和抢答电路的封锁的状态信号，再通过一些门电路连接74LS123构成的单稳态触发器，以保证触发后鸣叫一秒结束。根据74LS123的暂稳态计算公式1： 公式1电路如图5： 图574LS123引脚图和功能表如下：（6）时钟电路在本电路中需要用到1HZ时钟脉冲。查阅相关资料，这里采用555定时器构成多谐振荡电路根据公式2： 公式2可求出1HZ的电路电阻均取47K，电容取10uf。电路如图6： 图6六、整体电路7、 问题及解决由于实验器材有些老化，实验箱的部分芯片引脚已经损坏，而且芯片有些引脚歪了，所以导致我们在实验箱上连好线之后调试不出来。因此，本次课程设计我们组采用的是仿真。但是，因为我们之前对仿真软件并不是很熟悉，所以在老师验收之前，我们特地对仿真软件进行深入学习，通过和其他同学的讨论以及自己不断地练习，并且通过不断地观察每一个的输入输出还有查每个芯片的针脚来一次次地改进，比如加一个什么门，加一个开关等终于我们成功地演示了四路智能抢答器的实验。八、心得体会通过这次课程设计，加强了我们动手、思考和解决问题的能力。在设计过程中，经常会遇到许多我们无法预知的情况，这样我们不得不绞尽脑汁解决这些突发情况，因此耗费在这上面的时间很多。做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时弄不懂的一些问题，做课程设计时，那些问题就迎刃而解了。而且还可以记住很多东西，比如一些芯片的功能。通过动手实践让我们对各个元件映象深刻。此次课程设计，学到了很多东西，比如独立思考解决问题，和与人合作共同提高。在此，感谢于老师的细心指导，也同样谢谢其他各组同学的无私帮助！九、参考文献数字电子技术及应用，李继凯、杨艳，科学出版社