期末数电课程设计四路智力竞赛抢答器设计.doc

数字逻辑期末课程设计四路智力竞赛抢答器设计 专业班级： 计算机 0791 学号： 12 日期 2009.6.12 指导老师 姓名： 陆超 成绩 多路智能抢答器设计前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非常广泛。在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。 目录1 前言.22 设计内容及要求.33 系统设计方案（设计方案的比较和选定）.44 电路工作原理(设计思路) .65 元电路设计参数计算及元器件选择.106 完整电路图.177 系统需要的元器件清单.188 总结与体会.189 参考文献.18一 . 设计内容及要求该电路的根本任务时准确的判断出第一抢答者的信号并将其锁存。实现这一功能可用触发器和锁存器等。在得到第一信号后应立即将电路的输入封锁，即使其他组再次发出抢答信号也无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二级管直接指示出组别。 1 . 基本功能(1)抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0 S3表示。(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。用来控制系统清零（编号显示数码管灭灯）和抢答的开始。(3)抢答器具有锁存与显示功能。即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。同时封锁输入编码电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清除为止。 2扩展功能（选做）(1)抢答器具有定时抢答功能。要求定时器开始倒计时，并用定时显示器显示倒计时时间。(2)参赛选手在设定时间（9秒，30）内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。 3 . 抢答器的组成框图定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。图1所示的定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间，当节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作： 优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号； 扬声器发出短暂声响，提醒节目主持人注意； 控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答； 控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。图1 定时抢答器总体框图4 本实验要求学生在所提供的元器件范围内设计一个4人抢答器，其功能要求如下：（1）能判别输入量的优先权；（2）具有锁存优先判别功能；（3）主持人开关可以恢复下一轮抢答；（4）具有数字显示和声音提示。5 . 实验室可将数字显示和输入开关电路板提供给学生，同学们只需将其与自己所设计并已接好的电路联接在一起即可。二 . 系统设计方案（设计方案的比较和选定）2.1 方案比较：以下设计的是智力抢答器的方案流程图：秒脉冲计时控制显示抢答控制器声光提示倒计时显示主持人控制计分器 图2.1 方案一流程图 抢答器主要是由四个三极管、和四个D触发器以及四个或非门构成，其中三极管是与主持人一起配合使用，用来控制是否开始抢答，当主持人将开关接地时，三极管截至，此时三极管可以当作一个二极管使用当有选手抢答时就通过三极管将信号传送给D触发器，D触发器在将信号传送给或非门并将其他选手锁存，同时将信号送给发光二极管与喇叭。其工作原理是当主持人按下抢答开关时，选手能进行抢答。当有选手抢时，抢答信号就通过三极管传入D触发器，并且最先收到抢答信息的D触发器送出一个反馈信号将其余三位选手的信号封锁。当选手回答完毕问题时，主持人启动计分器，并且给该选手加上或减去分数。计分器通过译码器将信号传送给一数码管显示出来。选手抢答按键主持人控制抢答控制器定时器倒计时器声光提示显示时间图2.2 方案二流程图方案二的抢答器则主要是由四个RS触发器，一个74LS48以及一个优先编码器74LS148构成，其中四个RS触发器的输出接74LS48，74LS48在接数码管，R端接5V电源其如图RSQQRSRSQRSQ5v.主持人.10kR图2.3 RS触发器S端接74LS48连接选手的输入信号，当主持人将开关接通时，RS触发器的R端为低电平，输出端也全部为低电，选手不能抢答。当断开时，RS触发器处于工作状态中，当有选手抢答时，信号输入S端，并且锁定其他选手。方案论证及选择通过以上两种方案的比较可知，方案一的设计是每当有选手抢答成功时，都会有声光伴随，而且是具体到每一位，给人直观的感觉。方案二的设计则是用一个数码显示器显示抢答成功者的号码，与第一个相比显得不能让人一下就反映过来谁是抢答成功者；另外方案一更加的简洁、易行，而且使用到的元器件也都是我们所常用到的一些元件比如：555，74LS148以及开关 二极管 电容 电的电路与方案二比较显得更简单、明了。这样就是就选择第一种方案。三 . 电路工作原理(设计思路) 1、抢答电路设计抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能。查看优先编码器74LS148和RS锁存器74LS279的功能表和引脚图等使用资料。也可以选用其他的器件完成此功能。工作过程：开关S置于清除端时，RS触发器的 端均为，个触发器输出置，使74LS148的 ，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出 经RS锁存后，1Q=1, =1,74LS48处于工作状态，QQQ=101,经译码显示为。此外，1，使74LS148 ，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为，使 ，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置清除然后再进行下一轮抢答。表、74LS148的功能真值表2、定时电路设计节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，可以选用十进制同步加/减计数器74LSl92进行设计，计数器的时钟脉冲由秒脉冲电路提供。器构成图如下：四 . 单元电路设计参数计算及元器件选择1 . 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。2 . 74LS279中文资料.:54/74279四/R-/S 锁存器简要说明:279为四个/R-/S 锁存器，共有 54/74279 和 54/74LS279 两种线路结构型式,其主要电器特性的典型值如下(不同厂家具体值有差别):型号 tPD PD54279/74279 12ns 90mW54LS279/74LS279 12ns 19mW四个锁存器中有 2 个具有 2 个置位端（/SA,/SB）。当/S 为低电平，/R 为高电平时，输出端 Q 为高电平。当/S 为高电平，/R为低电平时，Q 为低电平。当/S 和/R 均为高电平时，Q 被锁存在已建立的电平。当/S 和/R 均为低电平时，Q 为不稳定的高电平状态。对/SA和/SB，/S的低电平表示/SA和/SB只要有一个为低电平，/S的高电平表示/SA和/SB均为高电平。引出端符号：1Q4Q 输出端/1S/4S 置位端（低电平有效）/1R/4R 复位端（低电平有效）外部管腿图：逻辑图：真值表：3 . 74LS148 在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。 74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。由74148真值表可列输出逻辑方程为：A2 = (I4+I5+I6+I7)IEA1 = (I2I4I5+I3I4I5+I6+7)IEA0 = (I1I2I4I6+I3I4I6+I5I6+I7)IE 使能输出端OE的逻辑方程为： OE =I0I1I2I3I4I567IE 当使能输入IE=1时，禁止编码、输出(反码)： A2,A1,A0为全1。(如表5.1.2第一行所示。)当使能输入IE=0时，允许编码，在I0I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。OE为使能输出端，它只在允许编码(IE=0)， 而本片又没有编码输入时为0。如表5.1.2中第二行所示)。 扩展片优先编码输出端GS的逻辑方程为： GS = (I0+I1+I2+I3+I4+I5+I6+I7)IE GS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0(如表5.1.2中第三至第十行)；若允许编码而无编码输入信号时为1(如表5.1.2第二行)；在不允许编码(IE=1)时，它也为1(如表5.1.2第一行)。GS = 0表示“电路工作，而且有编码输入” 74148优先编码器真值表 用两片74148优先编码器扩展为十六线-四线优先编码器的连线图4 . 十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-4 74LS192的引脚排列及逻辑符号 （a）引脚排列 (b) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下： 输入 输出MRP3P2P1P0Q3Q2Q1Q0 1 0000 0 0 dcbadcba 0 1 1 加计数 0 1 1 减计数 74LS192的功能表5 . 555定时器 555定时器内部结构的简化原理图如下，它由3个阻值为5k的电阻组成的分压器、两个电压比较器C1和C2、基本RS触发器、放电BJT以及缓冲器G 组成。定时器的主要功能取决于比较器的输出控制RS触发器和放电BJT T的状态。图中Rd为复位输入端，当Rd为低电平时，不管其他输入端的状态如何，输出Vo为低电平。因此在正常工作时，应将其接高电平。图3.4 555结构原理图由图可知，当5脚悬空时，比较器C1和C2的比较电压分别为2/3Vcc和1/3Vcc。当VI12/3Vcc，VI21/3Vcc时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0，放电三极管T导通，输出端Vo为低电平。当VI12/3Vcc，VI21/3Vcc时，比较器C1输出高电平,比较器C2输出输出低电平，基本RS触发器被置1，放电三极管截止，输出端Vo为高电平。当VI11/3Vcc时，基本RS触发器R=1、S=1，触发器状态不变，电路以保持原状态不变。表3.2 555功能表输入输出阀值输入（VI1）R出发输入（VI2）S复位（Rd）输出（Vo ）放电管T00导通2/3Vcc12/3Vcc01/3Vcc110导通1/3Vcc11不变不变五 . 完整电路图六 . 系统需要的元器件清单： 1. 集成电路74LS148 1片，74LS279 1片，74LS48 3片，74LS192 2片，NE555 2片，74LS00 1片，74LS121 1片。 2. 电阻 510 2只，1K 9只，4.7k l只，5.1k l只，100k l只，10k 1只， 15k 1只， 68k l只。 3. 电容 0.1uF 1只，10uf 1只。 4. 三极管 3DG12 1只。 5. 其它：发光二极管2只，共阴极显示器2只。七 . 总结与体会本系统是一个可供4人抢答的抢答器,当主持人按下禁止抢答的开关时,抢答被禁止.如果在此期间选手将不能抢答;当控制开关断开时抢答允许,此时若有人抢答,数码显示器将显示抢答者的组数,提示主持人抢答已经完成. 本次设计是本人第一次运用数字电路模拟实际的东西。因而在许多方面都还不熟练,不如说对一些元器件的功能还不完全了解，不能熟练运用，因而不能完全的一次性设计好该电路。不过通过本次的课程设计我学到了学多的知识，学会了Multisim的一些基本使用方法，培养了我们独立思考问题解决问题的能力，加深了我们对数电、模电知识的理解，巩固了我们的学习知识，有助于我们今后的学习。总之，在这次的课程设计过程中，我收获了很多，即为我的以后学习设计有很大的帮助，也为将来的人生之路做好了一个很好的铺垫。八 . 参考文献1 .数字逻辑 毛法尧 高等教育出版社 2008年5月2 .数字逻辑基础 陈光梦 复旦大学出版社 2003年6月