现代频率合成技术的研究进展探讨

中国科技期刊数据库科研现代频率合成技术的研究进展探讨赵玄明 陕西烽火电子股份有限公司，陕西 宝鸡 721006摘要：频率合成技术是电子对抗与电子系统实现高性能指标的关键，很多现代电子设备和系统的功能实现都直接依赖于所用 频率合成器的性能，可以说频率合成器的性能好坏直接影响雷达、导航、通信、空间电子设备及仪器、仪表等现代设备的性 能。现代通信系统越来越苛求于应用频率综合技术，频率合成器作为电子系统的心脏，更是对电子系统性能起着决定性作用。 关键词：频率合成技术；PLL；DDS；进展中图分类号：TN741文献标识码：A 文章编号：1671-5780（2015）35-0197-021 引言 随着电子技术的发展，在系统设计中对信号频率的稳定度和准确度要求越来越高，一般的 LC，RC 振荡器已不能够满足要求。晶体振荡器的高精度与高稳定度刚好满足了这一 要求，但其频率单一，且频率值不高。于是出现了以这一稳 定频率为核心的，同时能产生大量具有相同精度和稳定度频 率的方法，这就是频率合成。它用一个高稳定度和高准确度 的标准频率源作为参考，通过对频率进行加、减、乘、除运 算，产生大量的同一稳定度和准确度的不同频率。 2 频率合成技术的指标 频率合成器的性能需要用一系列技术指标来衡量，下面是一些常用的技术指标： （1）频率输出带宽：即频率合成器输出的最低频率和 最高频率之间的变化范围。输出的带宽与频率合成器的种类 有很大关系。 （2）频率分辨率：频率源输出的两相邻频率点之间的 间隔。不同用途的频率源对频率分辨率的要求相差很大。 （3）频率切换时间：从发出频率切换的指令开始，到频率切换完成，并进入允许的相位误差范围所需要的时间。 它与频率合成的方式紧密相关。 （4）输出功率：指输出的频率信号的功率，一般用 dBm 表示。 （5）相位噪声：指偏离某频率 1Hz 带宽内噪声功率谱密度与输出信号功率之比，记为 dBc/Hz，是合成频率源重要 的技术指标。它表现为时域中的零交叉随机起伏和频域中的 频谱扩展。 （6）杂散：在频率合成过程中产生的不需要的频率分 量，又没有被充分的抑制掉，这些不需要的频率分量被称为 杂散。一般用偏离输出频率多少频率上的频谱功率与载波功 率之比表示，单位为 dBc。它也是合成频率源的一项重要技 术指标。杂散越小越好，一般要求-60dBc，优质的频率源杂 散能达到优于-80dBc。 3 频率合成技术的发展 3.1 直接模拟频率合成技术 直接模拟频率合成（DAS）技术是一种早期的频率合成技术，原理简单，易于实现。它由模拟振荡器产生参考频率源，再经谐波发生器产生一系列谐波，然后经混频、分频和 滤波等处理产生大量的离散频率。直接频率合成的方法主要 有相干直接频率合成法和非直接频率合成法。两种方法的区 别在于基准振荡器的数量不同，非相干直接频率合成采用了 多个振荡器产生所需的频率。相干直接频率合成采用一个晶 体振荡器通过混频、倍频、分频等产生所需的频率。直接模 拟频率合成方法的优点是频率转换时间短、相位噪声低，但 由于采用大量的混频、分频、倍频和滤波等模拟硬件设备， 使频率合成器的体积大、成本高、结构复杂、容易产生杂散 分量，大多数硬件的非线性影响难于抑制。 3.2 基于锁相环的间接频率合成技术 锁相环（PLL）是间接频率合成技术中的一个关键部分，它是一个负反馈环路，是一个实现相位自动锁定的控制系统， 其输出信号与参考信号相位同步。 基于锁相环的间接频率合成技术，又称为锁相式频率合成技术，是在 20 世纪 40 年代初根据控制理论的线性伺服环 路发展起来的，它利用锁相技术实现频率的加、减、乘、除， 即把一个或多个基准频率源，通过谐波发生器、混频和分频 等一系列非线性器件，产生大量的谐波或组合频率，然后用 锁相环把压控振荡器的频率锁定在一组合频率上，由压控振 荡器间接产生所需要的频率输出。基于锁相环的间接数字频 率合成技术避免了大量使用滤波器，十分有利于集成化和小 型化，而且产生的信号长期稳定度和短期稳定度都很高。锁 相式频率合成技术的缺点是频率转换时间较长，单环频率合 成器的频率间隔不可能做的很小，且系统内插入的压控振荡 器带来的新的噪声也比较大。 3.3 直接数字频率合成技术 直接数字式频率合成（DDS）技术是根据周期信号的波形特点（一个周期内不同的相位处对应不同的电压幅度）、Nyquist 取样定律及数字计算技术，把一系列预先对模拟周 期信号抽样得到的数字信号存于存储器中，再通过数/模转 换成模拟信号，在时域中来实现频率合成。图 1 为 DDS 原理 图。 图 1 DDS 原理图直接数字频率合成技术是一种新型的频率合成技术，是 频率合成技术的一次革命。直接数字频率合成技术是利用采 样定理，通过查表法产生需要的波形。在正弦查询表中，存 储着一个完整周期的经过取样、量化和编码后的正弦波形的 幅度信息，正弦查询表中的每个地址按一定顺序对应一个正 弦波形 0360范围内的一个相位的幅度信息。在系统中， 每当一个时钟 c f 到来时，相位累加器存储的地址就增加一 个步长 K，然后和相位控制字相加，输入到正弦查询表中， 读出对应地址中的正弦波信号的幅度信息，这个幅度信息是 个离散的数字信号。幅度信息输入到数/模转换器中，驱动 数/模转换器输出模拟量。相位寄存器每经过 K/N 2 个时钟 c f 后溢出，回到初始状态，此时正弦查询表也正好经过一个 循环回到初始位置，整个 DDS 系统输出一个正弦波，这时从 DAC 中输出的信号只是一个个离散的幅度信号。这些离散的 信号经过低通滤波器的滤波，对输出波形进行平滑处理、消 除噪声，得到频谱纯净的波形。 直接数字频率合成技术主要优点是具有较高的频率分 辨率，能实现快速的频率切换和保持相位的连续，很容易实 现频率、相位和幅度的数字控制，而且体积小及成本低；主 要缺点是工作频率有限，相噪及杂散相对比较差。 随着电子工程领域的实际需要以及数字集成电路和微 电子技术的发展，DDS 技术在理论上的探讨和在实际中的应 用都得到了飞速的发展，在现代的频率合成中得到了广泛的 应用，已经成为现代频率合成技术主要方向之一。 2015 年 35 期 197技术创新3.4 混合频率合成技术 根据 PLL 和 DDS 的特点可知，PLL 频率合成技术具有高 频率、宽带、频谱质量好的优点，但是其频率转换速度低。 而 DDS 技术则具有高速频率跳变能力、频率和相位分辨率高， 但在设计电路时经常要在带宽、频率精度、频率转换时间、 相位噪声等要求中折衷考虑。因此，出现了多种将两种技术 结合起来构成 DDS 与 PLL 混合技术实现频率合成的方案， DDS+PLL 频率合成就是以 DDS 作为 PLL 的参考源驱动 PLL 的 一类混合型频率合成技术。DDS 有输出步长小而又有较高相 噪的优点，但同时又有杂散较多的缺点。而 PLL 在输出步长 小时，相位噪声差，但它对杂散的抑制性能良好。所以 DDS 与 PLL 两种频率合成技术结合起来，取长补短，相得益彰， 是一种非常合理的频率合成解决频率合成技术的性能指标。 DDS+PLL 混合频率合成的方案主要有 DDS 激励 PLL 组合以及 DDS 与 PLL 混频组合两种。 3.4.1 DDS 激励 PLL 频率合成器系统 DDS 激励 PLL 是目前最简单和最常用的频率合成组合方 案，将 PLL 设计成 N 倍频环，DDS 输出通过带通滤波器 BPF 后直接作为 PLL 的参考信号，此处加入的带通滤波器是为了 抑制 DDS 的宽带频率杂散。这个 DDS 组合 PLL 的频率合成方 法，是将 DDS 作为 PLL 的参考源来驱动 PLL，系统稳定性高， 结构简单易实现，可以实现较高的频率输出，具有很高的分 辨率，在 N 不太大时，相位噪声和杂散都可以较低，充分体 现了 DDS+PLL 组合系统的优越性。另一方面，由于 DDS 输出 端的带通滤波器无法滤除通带内的杂散，在 PLL 将 DDS 输出 频率 N 倍频的同时，这些杂散将会被放大，这对系统频谱纯 度有一定影响。DDS 激励 PLL 系统原理图如图 2 所示。 图 2 DDS 激励 PLL 系统原理图由此可知，DDS 激励 PLL 组合系统的输出频率 f Out 为： f Out=Nf DDS，通过程序控制改变 DDS 输出频率或 PLL 倍 频系数 N 就可以改变输出频率。输出频率分辨率 f d=Nf DDSd，其中 f DDSd 为 DDS 的频率分辨率。 3.4.2 DDS 内插 PLL 频率合成方案 DDS 内插于 PLL 环路，将 DDS 的输出与 PLL 中的反馈分 量相混频，经过 N 分频后作为鉴相器的参考输入，通过改变 DDS 的输出频率来改变鉴相器的鉴相频率，最终达到控制系 统输出频率的目的。该方案的优点是：DDS 没有参与倍频， 因此杂散和相位噪声的倍频恶化问题对系统的影响比较小， 其他优点和 DDS 激励 PLL 差不多，理论上能够得到很好的相 噪和杂散特性。但是此方案也存在一些缺点：其一，如果用 于很高频段，则系统中的带通滤波器需要有很好的选择性， 从而不易实现；其二，如果用于稍低的频段，那么交调分量 一旦接近混频输出信号，也将加大滤波器的设计难度。该系 统原理图如图 3 所示。 的输出和 PLL 中的反馈分量相混频，然后作为鉴相器的参 考输入，通过改变 DDS 的输出频率，从而改变鉴相器频率， 来达到控制系统输出频率的目的。 4 频率合成技术的新进展 4.1 频率合成器芯片 随着微电子技术和计算机技术的飞速发展，频率合成技术从分立元件迅速发展到全集成化，即所有元件集成到一块芯片上。频率合成器的发展趋势是频率更高、系统功能更强、 制作工艺更先进、集成度更高、成本更低、功耗更低、系列 产品更加完善等。频率合成器在国外已经发展的比较成熟， 形成了各种类型的锁相式频率合成器、直接数字频率合成器、 双环或多环锁相式频率合成器、DDS 与 PLL 混合式频率合成 器等系列产品。 生产频率合成器的国外厂商主要有美国国家半导体 （NSC）（已被 TI 公司收购）、美国模拟器件公司（AD）、德 州仪器（TI）、凌特尔特公司（Linear）、Hittite、意法半 导体等。 AD 公司的 ADF41020 频率合成器，可以用于无线接收机和发射机的上变频和下变频部分，频率范围达到 418 GHz， 供电电流 30 mA。ADF41020 提供极高的带宽，设计中无需倍 频，从而简化系统框架并降低成本。其工作带宽高达 18 GHz， 是当今市场上能够提供的最高 PLL 频率合成器。 美国国家半导体（NSC）公司的用于射频个人通信- 的低功耗双路 PLL 频率合成器 LMX2487E，频率范围 3 7.5GHz，供电电压 2.53.6 V。具有集成 VCO 的 PLL 频率合 成器 LMX2541 可以实现 32 MHz4 GHz 的频率范围。 TI 公司的 TRF3765 频率合成器是一款宽频带整数-N/分 数-N 频率合成器，此合成器具有一个整数型宽频带压控振荡 器（VCO）。可编程输出分配器可实现 300 MHz4.8 GHz 之 间的连续频率范围。 凌力尔特公司（Linear）推出高性能 6GH 整数 N 频率合 成器 LTC6945，该器件具卓越的-226 dBc/Hz 归一化闭环带 内相位噪声、出色的-274 dBc/Hz 归一化带内 1/f 噪声、-157dBc/Hz 的宽带相位噪声层和同类最佳的-102 dBc 杂散 输出该器件有一个内置的输出分频器，可从 1 到 6 编程，以 将调谐频率覆盖范围扩展为低至 350 MHz。 4.2 频率合成器的软件实现 随着 DSP 和 FPGA 技术的发展，人们运用软件无线电的 思想，采用大规模可编程逻辑器件构成锁相环与频率合成器 的硬件平台，可以在不改变硬件平台的情况下，采用软件编 程的方法实现锁相环的功能。 目前，DDS 系统基本上都是采用现场可编程门阵列（FPGA） 来实现其数字部分。它不仅具有高速、可靠，内嵌 RAM 模块， 而且可以根据需要方便地把波形存储表内嵌入 FPGA 中，实 现不同波形的灵活设计。在 DDS 系统中，FPGA 主要实现如下 功能：一是实现相位累加器；二是波形数据存储的查找表。 5 结语 频率合成技术从上世纪 70 年代开始，先后经历了直接 模拟式（DAS）、间接锁相式、直接数字式（DDS）三个阶段 的发展。随着电子设备系统性能要求的不断提高，频率合成 器技术也得到了快速发展，频率合成技术正向集成化、数字 化、软件化、高速化、低成本、低功耗方向发展，这也会使 频率合成技术在现代航空，遥控遥测，雷达，通信等电子系 统得到更广泛的应用。 图 3 DDS 内插 PLL 系统原理图参考文献 1万天才.频率合成技术发展动态J.微电子学，2004，34（4）：366-370.2杨檍，鲍景富.现代频率合成技术的研究进展J.电视技 术，2007，47（2）：344-349.该方案把 DDS 内插到 PLL 环内，具体来说就是用 DDS198 2015 年 35 期