简述ARM处理器的结构和特点

真诚为您提供优质参考资料，若有不当之处，请指正。ARM处理器的结构和特点一、RISC型处理器结构ARM采用RISC结构，在简化处理器结构，减少复杂功能指令的同时，提高了处理器的速度。考虑到处理器与存储器打交道的指令执行时间远远大于在寄存器内操作的指令执行时间，RISC型处理器采用了Load/Store（加载/存储）结构，即只有Load/Store指令可与存储器打交道，其余指令都不允许进行存储器操作。同时，为了进一步提高指令和数据的存取速度，RISC型处理器增加了指令高速缓冲I-Cache和数据高速缓冲D-Cache及多处理器结构，使指令的操作尽可能在寄存器之间进行。二、Thumb指令集虽然ARM处理器本身是32位设计，但考虑到RISC型处理器的指令功能相对较弱，新型的ARM体系结构中定义了16位的Thumb指令集。Thumb指令集比通常的8/16位CISC/RISC处理器有更好的代码密度，而芯片面积只增加6%，却可以使程序存储器更小。三、多处理器状态模式ARM体系结构定义了7种处理器模式：用户、 快中断、中断、管理、终止、未定义和系统模式，大大提高了ARM处理器的效率。四、两种处理器工作状态ARM状态和Thumb状态。五、嵌入式在线仿真调试ARM体系结构的处理器芯片都嵌入了在线仿真ICE-RT逻辑，便于通过JTAG来仿真调试芯片，省去了价格昂贵的在线仿真器。六、灵活方便的接口ARM体系结构具有协处理器接口，允许接16个协处理器。既可以使基本的ARM处理器内核尽可能小，方便地扩充ARM指令集，也可以通过未定义指令来支持协处理器的软件仿真。七、低电压功耗的设计考虑到ARM处理器主要用于手持式嵌入式系统中，在设计中就十分注意功耗的设计。举例：ARM公司从最初的开发到现在，ARM指令集结构有了巨大的改进，并在不断完善和发展。为了清楚地表达每个ARM内核所使用的指令集，ARM公司定义了一系列的指令集体系结构版本，以vx表示某种版本。下面对版本v1v5做一介绍。一、版本1（v1） v1在ARM1中使用，但从未商业化。 26位寻址空间，其指令主要有：1 基本的数据处理指令（无乘法指令）2 字、字节和半字存储器访问指令3 分支指令（包括带链接的分支指令）4 软件中断指令二、版本2（v2）仍是26位寻址空间，在v1的基础上增加的内容有：1 乘法和乘法加指令2 支持协处理器3 快速中断模式中的分组寄存器4 交换式加载/存储指令。三、版本3（v3）将寻址范围扩展到32位，但兼容26位寻址。在v2的基础上增加的内容有：1 设置了专用的当前程序状态寄存器CPSR、增加了程序状态保存寄存器2 增加了中止异常和未定义指令异常两种处理器模式3 增加了访问CPSR、SPSR的指令MRS和MSR4 修改了异常返回指令的功能四、版本4（v4）32位寻址方式，但不再兼容26位寻址，在v3的基础上增加的内容有：1 半字加载/存储指令2 在T变量中转换到Thumb状态的指令3 增加了在使用用户模式寄存器的特权处理器模式五、版本5（v5）对v4指令做了必要的修改和扩展，并且增加了指令，具体变化为：1 改进在T变量中ARM/Thumb状态之间的切换效率2 对于T和非T变量使用相同的代码生成技术3 增加了计数前导零指令4 增加了软件断点指令5 对乘法指令设置标志做了严格定义。6 将流水线的级数从3级（如ARM7TDMI使用的）增加到5级；7 并改变存储器接口来使用分开的指令与数据存储器。2 / 2