计算机组织与体系结构

Click to edit Master text styles我们,Second level我们,Third level我们,Fourth level我们,Fifth level我们,Click to edit Master title style我们,*,3 Sept.2008,Confidential,三、计算机组织与体系结构,东软人才实训中心,Copyright 2008 By Neusoft Group.All rights reserved,第三章：计算机组织与体系结构,目标,:,本章旨在向学员介绍计算机的结构与编程模型，通过本章的学习，学员应该掌握如下知识：,计算机的存储组织,寄存器组,数据通路,编程模型,学时：,3.0,学时,教学方法：讲授,ppt+,练习案例分析,3.1,计算机体系结构,CPU,内部功能部件,ALU,Register Files,PC,IR,Control Unit,处理器内部除了基本的计算单元,ALU,之外,还包含了：,指令寄存器,IR-,用来存储要执行的指令；,程序计数器,PC-,保存下一条执行指令在内存中的地址；,通用寄存器组,-,存储待处理数据；,控制单元,-,控制,ALU,的执行。,3.1,计算机体系结构,图,冯,诺伊曼体系结构,CPU,ALU,Register Files,PC,IR,Control Unit,程 序,数据,主存,冯,诺伊曼体系结构，也称普林斯顿体系结构。在这种架构里，,程序指令和数据连续存储,这样程序指令和数据不能同时和处理器通信。,处理器以及与存储器之间的关系是定义系统特性的关键因素,。,图,哈佛体系结构,CPU,ALU,Register Files,PC,IR,Control Unit,程序,数据,数据存储器,程序存储器,3.1,计算机体系结构,(,续,),哈佛体系结构的主要特点是把,指令和数据分开进行存储,，也就是说有程序存储器和数据存储器两个主要的存储器。很多嵌入式处理器采用这种体系结构，如,DSP,和,8051,单片机。,。,处理器,内存,地址,数据,读写控制,图,CPU,与主存典型框图,3.2,存储组织,存储器和处理器就通过三总线（地址、数据、控制总线）的方式进行通信,那么处理器是如何访问存储器的？,需要知道处理器操作数据的特性,处理器,内存,地址,数据,读写控制,图,CPU,与主存典型框图,0 xDD,0 xCC,0 xBB,0 xAA,0,1,2,3,图,内存逻辑模型,3.2,存储组织,字长与端序的概念,字长,：就是,CPU,一次能从内存读取的比特数目。从处理器内部角度来看，这与处理器内部数据总线宽度、寄存器位数以及,ALU,相关。,小端序：多字节数据的低位字节放在低地址存储单元中；,大端序：高位字节放在低地址存储单元中,问题：,1,、在,keil,环境下使用,C,语言，若有如下定义,:,struct data1,int i;,char ch;,double f;,b;,则结构变量,b,占用内存的字节数是多少？,2,、在,keil,环境下,int i=0 x1234,如何存放？大端还是小端序？,图,3-6,一个,64 Mbytes SDRAM,内存模块,3.2,存储组织,(,续,),主存往往是用多个存储模块组合构成的,地,址,译,码,器,M1,M2,M16,图,3-7,存储器组织框图,数据总线,3.2,存储组织,(,续,),由地址译码器给出的片选信号,3.3,处理,器,器单,元,元,ALU,图,ALU,模型,16,位二,进,进制,数,数,16,位二,进,进制,数,数,16,位二,进,进制,数,数,被动,的,的执,行,行部,件,件,-,运算,器,器,处理,器,器的,计,计算,核,核心,是,是算,术,术逻,辑,辑单,元,元,(ALU),，,ALU,能够,实,实现,基,基本,的,的算,术,术运,算,算和,逻,逻辑,运,运算,，,，以,及,及存,储,储和,控,控制,操,操作。不,同,同处,理,理器,的,的,ALU,功能,方,方面,有,有一,定,定的,差,差异,，,，但,基,基本,上,上都,是,是在,多,多位,加,加法,器,器基,础,础上,扩,扩充,功,功能,，,，使,得,得,ALU,能够,进,进行,多,多种,基,基本,运,运算,。,。,在这,个,个,ALU,模型,中,中，,除,除了,两,两个,16,位二,进,进制,数,数输,入,入和,一,一个,16,位二,进,进制,数,数输,出,出外,，,，,ALU,还有,其,其它,的,的输,入,入和,输,输出。其,它,它的,输,输入,是,是控,制,制信,号,号，,不,不同,的,的控,制,制输,入,入确,定,定了,ALU,当前,应,应该,进,进行,的,的操,作,作，,而,而其,它,它的,输,输出,则,则保,存,存了,完,完成,操,操作,的,的一,些,些状,态,态。,控,控制,信,信号,是,是由,处,处理,器,器内,部,部的,控,控制,器,器部,件,件给,出,出的,，,，也,就,就是,说,说，,运,运算,器,器是,在,在控,制,制器,的,的指,挥,挥控,制,制下,，,，来,完,完成,指,指定,给,给它,的,的运,算,算处,理,理功,能,能，运算,器,器只,是,是一,个,个被,动,动的,执,执行,部,部件。,3,.3.1,寄存,器,器组,(,RegisterFile,),寄存器,(Register),处理器内,部,部特别快速的存储单,元,元，用来,创,创建和保,存,存,ALU,操作和其,它,它计算结,果,果。,CPU,操作读取,或,或改写存,储,储器的数,据,据都是经,由,由寄存器,完,完成,不同的处,理,理器具有,不,不同的寄,存,存器组,-,不同之处,在,在于寄存,器,器的数目,、,、寄存器,类,类型和每,个,个寄存器,的,的容量。,-,不同之处,还,还在于寄,存,存器的用,途,途。通用寄存器可,以,以用于多,种,种目的，,可,可,以,以由程序,员,员分配其,功,功能，而专用寄存器仅,限,限于某些,特,特定的功,能,能。,机器指令,格,格式与,ALU,模型,ALU,汇编指令,：,：,AddR3,R1,R9,机器指令,：,：,1 01 0,图,ALU,模型与机,器,器指令,助记符与,操,操作码、,操,操作数,二进制位,串,串形式的,机,机器指令,很,很难理解,和,和记忆，,通,通常会引,入,入助记符,，,，也就是,汇,汇编指令,。,。汇编指,令,令与机器,指,指令是一,对,对一的关,系,系。,指令执行,过,过程,一条,指令的执,行,行过程分,为,为取指、,译,译码、执,行,行,3.4,数据通路,数据通路,，,，包括寄,存,存器和,ALU,以及数据,传,传送线路,。,。,处理器内,部,部的数据,通,通路可以,有,有不同的,结,结构，包,括,括单总线,、,、双总线,和,和三总线,。,。,单总线的,数,数据通路,图单总线的,数,数据通路,通用寄存器组,PC,IR,MAR,MDR,A,B,存储器总线,ALU,由于一条,总,总线在一,个,个时间周,期,期只能处,理,理一次数,据,据移动，,ALU,计算所需,要,要的两个,操,操作数就,需,需要两个,周,周期来移,动,动，数据,移,移动方面,的,的限制会,降,降低总体,性,性能。,双总线的,数,数据通路,图双总线的,数,数据通路,通用寄存器组,PC,IR,MAR,MDR,A,存储器总,线,线,ALU,总线,1,总线,2,3.5,处理器编,程,程模型,处理器编,程,程模型,-,名词,就是处理器内,部,部对汇编,程,程序员可,见,见的通用,寄,寄存器，,cpu,只能通过,这,这些寄存,器,器获得存,储,储器以及,IO,中的内容,进,进行各种,各,各样的运,算,算处理，,形,形成各种,动,动作。,编程模型,主,主要从编,程,程角度对,处,处理器内,部,部结构进,行,行抽象，,也,也就是主,要,要考虑数,据,据的存储,，,，而忽略,了,了数据的,移,移动。,指令集,-,动词,描述处理,器,器基本功,能,能的指令,集,集合。,对于汇编,程,程序员，,需,需要掌握,编,编程模型,和,和指令集,。,。嵌入式,软,软件工程,师,师则至少,应,应该理解,编,编程模型,。,。,微控制器,编,编程模型,A(Acc),B,R0,R1,R2,R3,R4,R5,R6,R7,DPL,DPH,DPTR,图,8051,基本编程,模,模型,3.5.2 ARM,编程模型,r0,r1,r2,r3,r4,r5,r6,r7,r8,r9,r10,r11,r12,r13,r14,r15,(PC),CPSR,31,0,N ZC V,图,ARM,编程模型,CPSR(SPSR)bits:,N,(negative),Z,(zero),C,(carry),V,(overflow).,寻址方式,立即数寻,址,址,MOVA,#20;,0 x55,A,MOV A,#20,程序存储,MOVA,#20,20,从代码中,获,获得数据,立即寻址,指,指令中的,操,操作码字,段,段后面的,地,地址码部,分,分即是操,作,作数本身,，,，也就是,说,说，数据,就,就包含在,指,指令当中,，,，取出指,令,令也就取,出,出了可以,立,立即使用,的,的操作数,(,这样的数,称,称为立即,数,数,),。,由,CPU,完成的任,何,何操作都,涉,涉及到寻,址,址，就是,如,如何获得,数,数据。,对操作数,寻,寻址的不,同,同方法称,为,为寻址方,式,式。寻址,方,方式的不,同,同在于对,操,操作数地,址,址信息说,明,明的不同,。,。,寻址方式,(,续,),直接寻址,MOVA,20;,图 直,接,接寻址,方,方式,指令中,给,给出操,作,作数所,在,在的存,储,储单元,的,的地址,。,0 x55,A,MOV A,20,程序存储,0 x99,20 0 x99,寄存器,直,直接寻,址,址,MOVA,R0;,图 存,储,储器直,接,接寻址,寻址方,式,式,(,续,),在寄存,器,器直接,寻,寻址中,，,，操作,数,数是存,放,放在寄,存,存器中,的,的，指,令,令中给,出,出寄存,器,器的名,称,称。,0 xAA,0 x55,R0,A,MOVA,R0,0 xAA,4,、寄存,器,器间接,寻,寻址,MOVA,R0,寻址方,式,式,(,续,),寄存器,间,间接寻,址,址中，,操,操作数,的,的地址,存,存放在,寄,寄存器,中,中，指,令,令给出,存,存放操,作,作数地,址,址的寄,存,存器名,。,。间接,寻,寻址的,优,优点是,使,使得对,数,数据的,存,存取成,为,为动态,的,的。,0 x55,A,R0,0 x40,0 xAA,0 x40,MOVA,R0,0 xAA,5.,基变址,寻,寻址,MOVCA,，,A+DPTR,寻址方,式,式,(,续,),这种寻,址,址方式,以,以,16,位的程,序,序计数,器,器,PC,或数据,指,指针,DPTR,作为基,址,址寄存,器,器，以,8,位的累,加,加器,A,作为变,址,址寄存,器,器。基,址,址寄存,器,器和变,址,址寄存,器,器的内,容,容相加,形,形成,16,位的地,址,址，该,地,地址即,为,为操作,数,数的地,址,址。,0 xC,A,DPTR,0 x4000,0 xAA,0 x400C,MOVCA,，,A+DPTR,0 xAA,将,A+DPTR,作为地,址,址装载,数,数据,指令类,型,型,按操作,数,数数目,分,分类,(1),三地址,指,指令,OperationAddr1,Addr2,Addr3;,(2),两地址,指,指令,OperationAddr1,Addr2;,(3),单地址,指,指令,OperationAddr1;,按操作,功,功能划,分,分,（,1,）数据,移,移动指,令,令,使用数,据,据移动,指,指令可,以,以将数,据,据在机,器,器的不,同,同部件,中,中进行,移,移动。,（,2,）算术,和,和逻辑,指,指令,算术和,逻,逻辑指,令,令用来,对,对寄存,器,器和存,储,储器内,容,容进行,算,