第8章数据域测量讲解

,第 八 章 数据域测量,面向,21,世纪,高职高专系列教材,电子测量实训教程,第2版,电子教案,主编 肖晓萍,机械工业出版社,目 录,第1章 绪论,第2章 误差分析和测量数据处理,第3章 常用电子测量仪器,第4章 示波测试和测量技术,第5章 电路元器件参数的测量,第6章 电子电路参数的测量,第7章 频域测量,第8章 数据域测量,第9章 自动测试系统,第8章 数据域测量,本章要点,8.1 数据域测量的基本概念,8.2 数字信号发生器,数据流的特征,数字信号发生器的组成和技术性能指标,8.3 逻辑分析仪,逻辑分析仪的工作原理,逻辑分析仪的显示,逻辑分析仪的应用,8.4 实训,8.5 习题,本章要点,数据域测量的基本概念,数字信号发生器的组成、基本工作原理,逻辑分析仪的组成、基本工作原理、使用及应用,8.1 数据域测量的基本概念,时域分析是以时间为自变量，以被测信号（电压、电流、功率）为因变量进行分析。示波器是典型的时域分析仪器。,频域分析是在频域内描述信号的特征。频谱分析仪是频域分析仪器。,数据域分析是研究以离散时间或事件为自变量的数据流的。,逻辑分析仪是,数据域分析仪器。,图,8-1(a),、,(b),、,(c),为时域、频域、数据域分析的比较。,专门用来检测、处理和分析数据流的仪器称为数据域测量仪器。,数字信号发生器可产生数据图形和图形宽度均可编程的并行和串行数据，也可产生输出电平和数据速率可编程的任意波形，以及一个由选通信号和时钟信号来控制的预选规定的数据流。数字信号发生器是用来,产生,模拟数字系统功能测试和参数测试的输入激励信号,。,8.2 数字信号发生器,1数据位格式,数字信号发生器产生的数字信号有以下几种数据位格式：,不归零（NRZ，not return to zero）格式,图8-2（a）,归零（RZ，return to zero）格式,图8-2（b）,归一（R1，return to one）格式,图8-2（c）,返回到互补（RC，return to complement）格式,图8-2（d）,数据流的特征,2数据序列,指数据流的序列，它由序列器控制。一般数字信号发生器可产生如,图8-3,的三种主要的数据序列。,第一种序列如,图,8-3 (a),所示，是一个循环序列。,第二种序列如,图,8-3 (b),所示，可以将存储在存储器中一个地址上的第二个数据块按规定的次数输出。,第三种序列如,图,8-3 (c),所示，在这种工作方式下，数字信号发生器可通过外部输入信号的控制来改变数据序列。,3伪随机序列,在某些应用场合，如数字通信系统中，数据通道传输的数据流是不能在实际操作中预先设置的，对这种系统最好的测试方法是用随机数据来激励。数字信号发生器能提供一个伪随机二进制序列（PRBS，Pseudo-Random Binary Sequence）。,PRBS数据流是一种确定的、周期非常长的数据位序列。对被测系统而言在其周期内是一个电平高和低的位随机串，PRBS的随机特性取决于周期的长度，即周期越长，随机特性越好。,图8-4,1. 数字信号发生器的组成,数字信号发生器由主机和多个模块组成，如,图8-5,所示。主机包括机箱、中央处理单元、电源、信号处理单元（时钟和启动/停止信号发生器）和人机接口。,2. 数字信号发生器的技术性能指标,（1）通道数,描述测量能力的一个重要技术指标。通道数越多，同时进行测试的数据位数就越多。通常采用模块式结构（一般每个模块有416个通道）来适应不同应用的需要。,数字信号发生器的组成和技术性能指标,（2）最大数据速率,表示可产生数据的最高速率。数据速率即每秒钟传输数据的比特数（bps），数据速率必须满足被测对象的要求。通用的数字信号发生器的数据速率大都在100MHz左右，对于军用通信的高速系统，必须提供622Mbps或1.25Gbps的标准速率。,（3）存储深度,表征数字信号发生器存储数据位的大小。大多数应用只需要数百至数千位的数据存储器深度。,（4）输出放大器,高速数字信号发生器的每一个数据通道都具有一个50源阻抗的放大器，以适用于高速50环境。,（5）偏移和延迟能力,偏移是相对于数字信号发生器内部参考时钟。,（6）抖动,“抖动”是在一个时钟信号或数据流中，数据位边沿位置的不确定性。对于时钟信号，抖动是用一个时钟“周期”为单位来测量和规定的。抖动是由于噪声和文叉耦合所造成的轻微时钟周期变化在电路中产生的一种信号。用正时钟沿触发示波器可以测量周期抖动，并显示同一信号的下一个正沿。,抖动一般常用均方根值（rms）来规定的，可用取样示波器来自动的测量。,（7）特殊的PRBS特性,在一个,2,n,-1,的,PRBS,数据流中，一定存在一个具有最大长度为,n-1,的“,0”,位序列。例如，一个,2,7,-1,的,PRBS,在一个不中断的序列中，最多有,6,个“,0”,位。,为了测试一个系统，需要一个确定的边沿数，以便工作得更好。,某些数字信号发生器还可以改变“标志密度”，即在,PRBS,中“,1”,位的个数，通常，近似等于“,0”,位的个数。这可以通过两个不同相位的,PRRS,序列进行逻辑“或”来实现。,（,8,）触发能力,数字信号发生器大多数都具有用外部信号来启动或停止数据流的能力。,（9）外部时钟能力,所有数字信号发生器都提供一个外部时钟输入。外部时钟的输入方法有两种：,一种是具有外部时钟的数字信号发生器通过一个缓冲放大器将外部时钟直接送入时钟通道，可以使用非常稳定和精确的频率综合器作为外部时钟输入，而产生高稳定的数据流。,第二种输入方法是将外部时钟送到锁相环,(PLL),的参考输入端，,PLL,控制内部时钟与外部时钟的关系，可以产生,2,倍、,4,倍或,8,倍于外部时钟的内部时钟。,（10）用户接口,当数字信号发生器用于通道数非常多的情况时，必须要有一个好的数据编辑器，才能处理大量的数据。,数据编辑器必须提供多种标准的数据编辑功能。,还应具有移动数据、拷贝数据块和处理大数据量的能力。,在高档的数字信号发生器中，还提供波形并行编辑器，利用这个编辑器就可使用数字系统的定时图来建立数据。,从软盘或通过预先规定的编程口来的数据流，甚至从逻辑分析仪采集的数据无需修改就可被编程。,1概述,逻辑分析仪是一种具有多路输入，能存储数字数据并将测量结果以多种方式显示的测试仪器。是数据域测试最典型的仪器，也称为逻辑示波器。,逻辑分析仪主要分为两大类：逻辑定时分析仪和逻辑状态分析仪,。,逻辑分析仪的基本组成如,图,8-6,。包括如下部分：,（,1,）触发识别；（,2,）数据获取；（,3,）数据存储；（,4,）数据显示。,8.3 逻辑分析仪,逻辑分析仪的工作原理,2逻辑分析仪的工作原理,（1）数据获取,逻辑分析仪的数据输入通道数一般为8至64个，有的甚至更多。为了不影响被测点的电位，每个通道都由高阻抗的探头接入被测点。每个通道的输入信号，经过门限电平比较电路，将被测信号整形成逻辑高、低电平信号。通常判别电平取被测系统逻辑高、低电平的平均值。例如，对于TTL器件，其门限电平取为+1.4V。,由比较电路输出的逻辑波形用时钟脉冲周期性取样然后再写入存储器。逻辑分析仪的取样时钟有同步时钟和异步时钟两种。,图8-7（a）、图（b）,（2）触发识别,触发事件可以在一个特定的时钟周期启动或停止数据采集；也就是说逻辑分析仪既可以显示触发事件后的数据，也可以显示触发事件前的数据。触发事件提供了采集数据的一个参考点。,有组合触发、延迟触发、限定触发、序列触发、计数触发、“毛刺”触发等多种触发方式。,组合触发,图8-8,延迟触发,存储器中存储的数据包括了触发点前后的数据。,限定触发,限定触发是对设置的触发字加限定条件的触发方式。,序列触发,指当采样数据与某一预先设定的字序列（由多个字组成）相符后才产生触发，它是为了检测复杂分支程序而设计的一种重要触发方式。,计数触发,是对符合的次数进行计数，达到预置的计数值时才产生触发。,“毛刺”触发,利用滤波器从信号中取出一定宽度的干扰脉冲作为触发信号，可以在存储器中存储毛刺出现前后的数据流，以利于观察和寻找由于外界干扰而引起的数字电路误动作的情况和原因。,逻辑分析仪最常见的显示方式有三种：,（1）状态表（数据域显示）,将数据信息用“0”和“1”组合的逻辑状态表的形式显示在CRT屏幕上。,图8-9,（2）时序图（时域显示）,显示各通道波形的时序关系，也称“伪波形”。,图8-10,（3）反汇编助记符,逻辑分析仪可以分析总线周期，并将逻辑状态译为反汇编助记符。通过分析总线周期和对逻辑状态的译码，逻辑分析仪可以使地址和数据同逻辑状态相关联，然后用反汇编的形式显示信息。,图8-11,逻辑分析仪的显示,1TEK1230型逻辑分析仪,（1）TEK1230型逻辑分析仪的面板（,图8-12,所示）,（2）主要菜单,1）初始化菜单,图8-13,2）主菜单,图8-14,Timebase(时基菜单),图8-15,Channel Groups（探针群体菜单）,图8-16,Trigger Spec Menu（触发方式菜单）,图8-17,Conditions Menu（条件菜单）,图8-18,Run Contol（运行控制菜单）,图8-19,State（状态显示菜单）,图8-20,8.3.3 逻辑分析仪的应用,Timing（时序显示菜单）,（3）TEK1230型逻辑分析仪的基本操作步骤,1)连接待测数字设备,2)填写设定菜单,3)启动数据采集,4）注意事项,2,逻辑分析仪的应用实例,（1）测试数字集成电路,图,8-21,（2）检测微处理机系统的运行情况,图,8-22,8.4 实训,逻辑分析仪的应用,一、实验目的,二、实验仪器,三、预习要求,四、实验内容及步骤,熟悉,TEK1230,逻辑分析仪面板按键操作,用,TEK1230,逻辑分析仪观测集成电路,74LS169,的,CLK,、,QO,、,Q1,、,Q2,、,Q3,、,OC,端的同步波形，使用同步采样方式。,用,TEK1230,逻辑分析仪观测,74LS169,计数器输出端,Q1,、,Q2,、,Q3,组成的状态表。观测集成电路,74LS169,的状态表。,五、思考题,8.5 习题,1,、,数字系统测量的特点是什么？什么是数据域测量？,2,、简述数字信号发生器的组成及基本原理。,3,、简述逻辑分析仪的组成及工作过程。,4,、逻辑分析仪有几种触发方式？各有何特点？,5,、逻辑分析仪有哪几种显示方式？,6,、逻辑分析仪怎样测试,RAM,芯片？,7,、逻辑分析仪怎样测试微型计算机系统？,(a) 时域分析 (b) 频域分析 (c) 数据域分析,图8-1,时域、频域、数据域分析的比较,图8-2,数字信号的数据位格式,图8-3,数字信号发生器的数据序列,图8-4,伪随机序列发生器,图8-5,数字信号发生器的原理框图,图8-6,逻辑分析仪的基本组成,图,8-7,异步时钟取样,图8-8,组合触发逻辑波形图,图8-9状态表,图8-9,状态表,图8-10,时序图,图8-11,反汇编助记符,图8-12,TEK1230型逻辑分析仪的面板,图8-13,初始化菜单,图8-14,主菜单,图8-15,默认时基菜单,图8-16,探针群体菜单,图8-17,触发方式菜单,图8-18,菜单画面,图8-19,运行控制菜单,图8-20,状态显示菜单,图8-21,测量,RAM2114,的连线图,图8-22,检测微处理机系统,