ch半导体存储器和LD

上传人:211****3gh 文档编号:253023936 上传时间:2024-11-27 格式:PPTX 页数:59 大小:2.74MB
返回 下载 相关 举报
ch半导体存储器和LD_第1页
第1页 / 共59页
ch半导体存储器和LD_第2页
第2页 / 共59页
ch半导体存储器和LD_第3页
第3页 / 共59页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,5.1.1,只读存储器(,ROM),5.1.2,静态随机存储器(,SRAM),5.1.3,动态随机存储器(,DRAM),5.1,半导体存储器,半导体存储器,随机存储器,(,RAM),静态,RAM(Static RAM),动态,RAM(Dynamic RAM),只读存储器 (,ROM),掩膜,ROM(Mask ROM),可编程,ROM(PROM),可擦可编程,ROM(EPROM),半导体存储器的分类,5.1.1,只读存储器(,ROM),基本结构:,地址译码器、存储矩阵、输出缓冲器,存储单元:可以存放,1,位二进制数的单元电路,字单元:存储单元的组合,具有唯一的地址,5.1.1,只读存储器(,ROM),1.,掩膜,ROM,(,1,)地址译码器,Y,B,A,B,Y,=,AB,V,CC,R,A,W,0,=,A,1,A,0,5.1.1,只读存储器(,ROM),地址译码器真值表,地址译码器的等效电路,A,1,A,0,W,0,W,1,W,2,W,3,0 0,1 0 0 0,0 1,0 1 0 0,1 0,0 0 1 0,1 1,0 0 0 1,地址译码器的函数表达式,5.1.1,只读存储器(,ROM),(,2,) 存储矩阵和输出缓冲电路,A,1,A,0,D,3,D,2,D,1,D,0,0 0,0 0 1 1,0 1,0 1 1 1,1 0,1 0 0 1,1 1,1 1 1 1,交叉点处接有二极管时相当于存1,没接二极管时相当于存0。,ROM,中存放的数据,5.1.1,只读存储器(,ROM),存储矩阵结构,2.PROM,0,0,1,0,1,1,1,1,熔丝,5.1.1,只读存储器(,ROM),(,1,),UVEPROM,(,Ultra-violet erasable PROM,),5.1.1,只读存储器(,ROM),(,2,),E,2,PROM,(,3,),Flash Memory,3.EPROM,存储单元的结构,(,1,),UVEPROM,(,Ultra-violet erasable PROM,),SIMOS,管,浮置栅无电荷,管子导通,相当于存,1,浮置栅有电荷,管子截止,相当于存,0,5.1.1,只读存储器(,ROM),5.1.1,只读存储器(,ROM),(,2,),E,2,PROM,隧,道,道,MOS,管,5.1.1,只,读,读,存,存,储,储,器,器,(,(,ROM,),),(,3,),FlashMemory,叠栅,MOS,管,5.1.1,只读,存,存储,器,器(,ROM),5.1.1,只读,存,存储,器,器(,ROM),类型,存储单元,相同点,写,0,擦除,UVEPROM,SIMOS,管,浮栅中无负电荷,存储,在控制栅加高电压,紫外线照射,E2PROM,隧道,MOS,管,单元相当于存,1,,有负电,在控制栅加高电压,控制栅接地,漏极加一正电压,Flash,Memory,叠栅,MOS,管,荷相当于存,0,在控制栅加高电压,控制栅接地,源极加一正电压,(,1,)地,址,址译,码,码器,(,(,2,)存,储,储矩,阵,阵,(,(,3,)读,写,写控,制,制电,路,路,5.1.2,静态,随,随机,存,存储,器,器,1.SRAM,的结,构,构和,工,工作,原,原理,(,1,)地,址,址译,码,码器,缺点,:,:当,存,存储,器,器的,存,存储,容,容量,很,很大,时,时,,地,地址,译,译码,器,器输,出,出的,字,字线,将,将会,非,非常,多,多,,译,译码,器,器的,电,电路,结,结构,也,也变,得,得十,分,分复,杂,杂,,,5.1.2,静态,随,随机,存,存储,器,器,x,0,x,1,行 译 码 器,1,列 译 码 器,0,31,992,33,63,32,A,0,A,4,A,3,A,2,A,1,A,5,A,9,A,8,A,7,A,6,D,y,0,y,1,y,31,x,31,1023,993,D,0,0,0,0,0,1,1,1,1,1,1111100000,B,=3E0H=992,5.1.2,静态,随,随机,存,存储,器,器,(,2,)读,写,写控,制,制电,路,路,存储矩阵,1,0,0,1,0,当,CE,=0,,OE,=0,时,进行读操作;,当,CE,=0,,WE,=0,时,进行写操作;,0,1,0,0,1,5.1.2,静态,随,随机,存,存储,器,器,2.SRAM,静态,存,存储,单,单元,VT,1,、VT,2,、VT,3,及,VT,4,构成,SR,锁存器,T,5,及,T,6,是行选管,5.1.2,静态,随,随机,存,存储,器,器,3.SRAM,的读,写,写时,序,序,读时,序,序,写时,序,序,5.1.2,静态,随,随机,存,存储,器,器,4管,动,动态,存,存储,单,单元,单管,动,动态,存,存储,单,单元,1.,动态,存,存储,单,单元,5.1.3,动态,随,随机,存,存储,器,器,2.DRAM,的基,本,本结,构,构,5.1.3,动态,随,随机,存,存储,器,器,5.1.4,存储器容量,的,的扩展,1.,位扩展,2.,字扩展,5.1.4,存储器容量,的,的扩展,小 结,在只读存储,器,器(,ROM,)中,介绍,了,了掩膜,ROM,、,PROM,、,EPROM,等不同类型,ROM,的工作原理,和,和特点。,在随机存储,器,器(,RAM,)中,介绍,了,了静态随机,存,存储器(,SRAM,)和动态随,机,机存储器(,DRAM,)的工作原,理,理和特点。,本章的重点,和,和难点:存,储,储器扩展存,储,储容量的方,法,法、用存储,器,器设计组合,逻,逻辑电路的,概,概念。,5.2.1,概 述,5.2,可编程逻辑,器,器件,5.2.2,简单可编程,逻,逻辑器件,SPLD,5.2.3,复杂可编程,逻,逻辑器件,CPLD,5.2.4,现场可编程,门,门阵列,FPGA,1.,可编程逻辑,器,器件的分类,5.2.1,概述,任何组合逻,辑,辑电路都可,表,表示为与或表达式:,2.,可编程逻辑,器,器件的基本,结,结构,任何时序逻,辑,辑电路都可,组,组合逻辑电,路,路和触发器,组,组成。,5.2.1,概述,3.,与或阵列,的,的两种物理,实,实现形式,用实际的与,或电路实,现,现,由查找表(,LUT,)实现,查找表(,LookUp Table,)实际上是,用,用静态存储,器,器(,SRAM,)构成函数,发,发生器。,5.2.1,概述,【,例,1】,用,4,变量,LUT,实现,如,如图,5.2-4,所示,的,的组,合,合逻,辑,辑电,路,路。,A,B,C,D,F,A,B,C,D,F,0,0,0,0,0,1,0,0,0,0,0,0,0,1,0,1,0,0,1,0,0,0,1,0,0,1,0,1,0,0,0,0,1,1,1,1,0,1,1,1,0,1,0,0,0,1,1,0,0,1,0,1,0,1,0,1,1,0,1,1,0,1,1,0,0,1,1,1,0,1,0,1,1,1,1,1,1,1,1,1,将真,值,值表,的,的输,出,出,0,、,0,、,0,、,1,、,0,、,0,、,0,、,1,、,0,、,0,、,0,、,1,、,1,、,1,、,1,、,1,依次,存,存入,SRAM,中的,存,存储,单,单元,.,5.2.1,概述,1.,可编,程,程只,读,读存,储,储器,PROM,特点,:,:与,阵,阵列,固,固定,、,、或,阵,阵列,可,可编,程,程,与阵,列,列,最,小,小项,或阵,列,列,最,小,小项,的,的和,项,项,5.2.1,简单,可,可编,程,程逻,辑,辑器,件,件,PLD,的逻,辑,辑符,号,号特,殊,殊表,示,示方,法,法,5.2.1,简单,可,可编,程,程逻,辑,辑器,件,件,例:,用,用,PROM,实现,以,以下,逻,逻辑,函,函数,:,:,对于,大,大多,数,数逻,辑,辑函,数,数而,言,言,,并,并不,需,需要,使,使用,全,全部,最,最小,项,项,,造,造成,浪,浪费,5.2.1,简单,可,可编,程,程逻,辑,辑器,件,件,例用,ROM,实现,一,一个,2,位二,进,进制,加,加法,器,器。,真值,表,表中,的,的输,出,出值,000,、,001,、,010,、,011,、,001,、,010,、,011,、,100,、,010,、,011,、,100,、,101,、,011,、,100,、,101,和,110,依次,存,存入,ROM,的,16,个字,单,单元,即,即可,。,。,5.2.1,简单,可,可编,程,程逻,辑,辑器,件,件,2.,可编,程,程逻,辑,辑阵,列,列,PLA,(,ProgrammableLogicArray,),特点,:,:与,阵,阵列,、,、或,阵,阵列,均,均可,编,编程,5.2.1,简单,可,可编,程,程逻,辑,辑器,件,件,例:用,PLA,实现逻,辑,辑函数,5.2.1,简单可,编,编程逻,辑,辑器件,3.,可编程,阵,阵列逻,辑,辑,PAL,(,ProgrammableArrayLogic,),PAL,的与阵,列,列可编,程,程,或,阵,阵列是,固,固定的,。,。,5.2.1,简单可,编,编程逻,辑,辑器件,例 用,PAL,实现,1,位全加,器,器。,5.2.1,简单可,编,编程逻,辑,辑器件,带异或,门,门的,PAL,结构,m,2,m,3,m,7,F,(,A,B,C,),F,(,A,B,C,),=,1,0,5.2.1,简单可,编,编程逻,辑,辑器件,当,EN,为,0,时,三,态,态缓冲,器,器输出,为,为高阻,态,态,对,应,应的,I,O,引脚作,为,为输入,使,使用;,当,EN,为,1,时,三,态,态缓冲,器,器处于,工,工作状,态,态,对,应,应的,I,O,引脚作,为,为输出,使,使用。,输出端,经,经过一,个,个互补,输,输出的,缓,缓冲器,反,反馈到,与,与逻辑,阵,阵列上,。,。,EN,5.2.1,简单可,编,编程逻,辑,辑器件,寄存器,型,型输出,结,结构,PAL,适合于,实,实现计,数,数器、,移,移位寄,存,存器等,时,时序逻,辑,辑电路,5.2.1,简单可,编,编程逻,辑,辑器件,阵列容,量,量较小,,,,片内触,发,发器资,源,源不足,不能适用,于,于规模较,大,大的数字,电,电路。,输入、输,出,出控制不,够,够完善,,限,限制了芯,片,片硬件资,源,源的利用,率,率和它与,外,外部电路,连,连接的灵,活,活性。,编程下载,必,必须将芯,片,片插入专,用,用设备,,使,使得编程,不,不够方便,,,,设计人,员,员 企,盼,盼提供一,种,种更加直,捷,捷、不必,拔,拔插待编,程,程芯片就,可,可下载的,编,编程技术,。,。,存在的问,题,题,5.2.1,简单可编,程,程逻辑器,件,件,CPLD,是由 简,单,单可编程,逻,逻辑器件,发,发展起来,的,的 ,其,主,主体结构,仍,仍是与或,阵,阵列 。,自从 9,0年代初,Lattice,公司高性,能,能的具有,在,在系统可,编,编程,ISP(In System Programmable),功能的,CPLD,以来 ,,CPLD,获得了迅,速,速发展。,Altera,公司,MAX7000S,系列,,MAX3000A,系列,,MAXII,系列。,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,MAX3000A,系列,CPLD,特点,基于,E2PROM,工艺,,3.3V,供电;,支持在系,统,统编程(,In System Programmable,,,ISP,)技术;,多电压,I/O,接口,可,以,以与,3.3V,和,5V,器件接。,特 性,EPM3032A,EPM3064A,EPM3128A,EPM3256A,EPM3512A,可用门,600,1250,2500,5000,10000,宏单元,32,64,128,256,512,逻辑阵列块,2,4,8,16,32,最多,I/O,引脚,34,68,98,161,208,f,CNT,(,MHz,),227.3,222.2,192.3,126.6,116.3,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,CPLD,由逻辑阵,列,列块,LAB,、可编程,内,内连阵列,PIA,和,I/O,控制块等,几,几部分构,成,成。,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,宏单元的,结,结构和原,理,理,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,串行数据,检,检测电路,CPLD,实现,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,通过在可,编,编程连线,阵,阵上布线,,,,将不同,的,的,LAB,相互连接,,,,构成所,需,需逻辑。,MAX3000A,的专用输,入,入、,I/O,引脚和宏,单,单元输出,都,都连接到,PIA,,而,PIA,把这些信,号,号送到器,件,件内的各,个,个地方。,MAX3000A,的,PIA,具有固定,延,延时,从,而,而消除了,信,信号之间,的,的延迟偏,移,移,使时,间,间性能更,容,容易预测,。,。,可编程连,线,线阵列,PIA,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,I/O,控制块,三态缓冲器,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,多电压(,Multivolt,),I/O,接口,VCCINT,接,3.3V,电源,当,VCCIO,接,2.5V,电源,输,出,出电平与,2.5V,系统兼容,当,VCCIO,接,3.3V,电源,输,出,出电平与,3.3V,系统或,5V,系统兼容,5.2.2,复杂可编,程,程逻辑器,件,件,CPLD,5.2.3,现场可编,程,程门阵列,FPGA,FPGA,是一种高,密,密度的可,编,编程逻辑,器,器件。,主流芯片,Altera,公司:,Cyclone,系列,,CycloneII,系列,,CycloneIII,系列,CycloneII,系列器件性,能,能对照表,特 性,EP2C5,EP2C8,EP2C20,EP2C35,EP2C50,EP2C70,LEs,4608,8256,18752,33216,50528,68416,M4K RAM,块,26,36,52,105,129,250,总比特数,119808,165888,239616,483840,594432,1152000,嵌入式乘法器,13,18,26,35,86,150,PLLs,2,2,4,4,4,4,最多,I/O,引脚,158,182,315,475,450,622,5.2.3,现场可编程,门,门阵列,FPGA,CycloneII,系列,FPGA,结构,5.2.3,现场,可,可编,程,程门,阵,阵列,FPGA,逻辑,单,单元,LE,5.2.3,现场,可,可编,程,程门,阵,阵列,FPGA,例:,如,如,果,果要,实,实现,一,一个,3,线,-8,线译,码,码器,,,,需,要,要多,少,少个,逻,逻辑,单,单元,。,。,3,线,-8,线译,码,码器,有,有,3,个输,入,入和,8,个输,出,出,,含,含有,8,个逻,辑,辑表,达,达式,。,。每,个,个逻,辑,辑函,数,数表,达,达式,需,需要,一,一个,LUT,,因,此,此,,实,实现,一,一个,3,线,-8,线译,码,码器,需,需要,8,个,LUT,。图,5.2-31,所示,的,的逻,辑,辑单,元,元只,含,含有,一,一个,LUT,,所,以,以,,总,总共,需,需要,8,个,逻,逻,辑,辑,单,单,元,元,。,。,如,果,果,用,用,门,门,电,电,路,路,实,实,现,现,,,,,3,线,-8,线,译,译,码,码,器,器,只,只,需,需,要,要,8,个,与,与,非,非,门,门,和,和,3,个,反,反,相,相,器,器,,,,,可,可,见,见,,,,,用,用,基,基,于,于,LUT,的,FPGA,来,实,实,现,现,3,线,-8,线,译,译,码,码,器,器,代,代,价,价,是,是,很,很,高,高,的,的,。,。,5.2.3,现,场,场,可,可,编,编,程,程,门,门,阵,阵,列,列,FPGA,嵌,入,入,式,式,存,存,储,储,器,器,块,块,嵌,入,入,存,存,储,储,器,器,由,由,4Kbit,(,4096,存,储,储,位,位,),),的,的,M4K,存,储,储,器,器,块,块,组,组,成,成,M4K,存,储,储,器,器,块,块,的,的,数,数,据,据,传,传,输,输,率,率,超,超,过,过,250MHz,。,每,个,个,M4KRAM,块,能,能,够,够,构,构,成,成,不,不,同,同,类,类,型,型,的,的,存,存,储,储,器,器,,,,,包,包,括,括,真,真,双,双,口,口,RAM,、简单双口,RAM,、单口,RAM,、,ROM,和,FIFO,。,支持混合宽,度,度模式,端,口,口位宽根据,需,需要可配置,成,成,4K1,、,2K2,、,1K4,、,5128,、,5129,、,25616,、,25618,、,12832,、,12836,等多种尺寸,。,。,5.2.3,现场可编程,门,门阵列,FPGA,单口,RAM,简化原理框,图,图,5.2.3,现场可编程,门,门阵列,FPGA,单口,RAM,读写时序,5.2.3,现场可编程,门,门阵列,FPGA,可编,程,程,I/O,单元,(,(,I/OElement,),5.2.3,现场,可,可编,程,程门,阵,阵列,FPGA,谢谢,观,观看,/,欢迎,下,下载,BYFAITHIMEANAVISIONOFGOODONECHERISHESANDTHEENTHUSIASMTHATPUSHESONETOSEEK,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 商业管理 > 营销创新


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!