场效应器件物理0绪论

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,XIDIAN UNIVERSITY,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,XIDIAN UNIVERSITY,2024/11/27,XIDIAN UNIVERSITY,绪论,场效应器件物理,张丽,2024/11/27,XIDIAN UNIVERSITY,2,现代集成电路人才的知识结构,物理知识：量子力学固体物理半导体物理,半导体器件物理,电路知识：数字电路模拟电路数字集成电路模拟集成电路,系统知识：信号与系统计算机体系结构，通信系统原理，信息处理,工艺知识：半导体工艺原理材料与封装,工具知识：Cadence/Synophsis/Mentor等开发出的EDA软件工具。,逻辑电路级：VHDL、Verilog HDL 硬件描述语言和分析综合工具,晶体管级：SPICE、,HPICE,、,SPECTRE,等电路分析工具。,2024/11/27,XIDIAN UNIVERSITY,3,本课程要求,听课要求 预习教材，记好记录,注重概念原理，兼顾公式数据,先期基础 半导体物理：能带论，载流子输运,双极型器件物理：pn结,教材 D.A Neamen 半导体物理与器件,参考书 施敏 半导体器件物理、,Richard S.Muller,集,成电路器件电子学（电子工业出版社）,考核方式 平时成绩20,考试 80,2024/11/27,XIDIAN UNIVERSITY,4,集成电路概况,定义,封装好的集成电路,集成电路芯片的显微照片,集成电路,（IC，Integrated Circuits）,是电路的单芯片实现；是微电子技术的核心；,集成电路,：,通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片上，并封装在一个外壳内，执行特定电路或系统功能的微结构。,2024/11/27,XIDIAN UNIVERSITY,5,集成电路概况,内部电路和版图,芯片工艺：,0.6um，CMOS,主频：100MHz,晶体管数目：320万,Intel奔腾CPU内部显微照片,集成电路的内部电路,Vdd,A,B,Out,2024/11/27,XIDIAN UNIVERSITY,6,集成电路概况,制备,单晶制备,晶圆制备,芯片制备,测试封装,Wafer（晶圆）,Chip（芯片）,2024/11/27,XIDIAN UNIVERSITY,7,集成电路概况,发展：,摩尔定律,Moores Law：Intel公司创始人之一，Gorden E.Moore博士在研究存贮器芯片上晶体管增长数的时间关系预测,半导体芯片上集成的晶体管和电阻数量将每年翻一番,1975年又提出修正说，芯片上集成的晶体管数量将每两年翻一番,引自,Electronics,April 19,1965.,Moore预测曲线的原始手稿,2024/11/27,XIDIAN UNIVERSITY,8,集成电路概况,发展：,趋势,圆片面积越来越大,特征尺寸越来越小,单位面积晶体管数目越来越多,电源电压越来越低,布线层数越来越多,2024/11/27,XIDIAN UNIVERSITY,9,集成电路概况,发展：,集成电路园片(Wafer),Intel Pentium 4,Intel Xeon,Intel Itanium,Wafer（晶圆）,Chip（芯片）,直径增大,1,倍，面积增大,3,倍；,300mm,硅片相对于,200mm,硅片，直径为,1.5,倍，面积为,1.52=2.25,倍，芯片数为,2.64,倍,2024/11/27,XIDIAN UNIVERSITY,10,集成电路概况,发展：,特征尺寸,特征尺寸：,芯片中最小线条宽度,MOS器件的最小栅长，,工艺技术水平的标志。,2003,年制造芯片的尺寸控制精度（,180nm,）已经达到头发丝直径的,1,万分之一，相当于驾驶一辆汽车直行,400,英里，偏离误差不到,1,英寸！,2024/11/27,XIDIAN UNIVERSITY,11,硅基,IC发展的可能极限,1nm是研究的极限：1nm相当于13个硅原子并排放在一起的尺度，再往下就没有理论研究的意义了；,14nm是物理极限：量子效应已经很明显，会使器件无法工作，即使有新型器件结构出现，也将无法用于超大规模集成电路；,4nm是制造极限：工艺水平无法实现更小的尺寸需求，在这个极限以下就只能做理论研究，而无法制作样品了；,9nm是成本效益的极限：这种器件即使能研制出来，它的成本已经超过尺寸减小带来的好处，性价比下降，没有实用价值。目前22nm工艺已经投入使用，1,4,纳米工艺正在研制，离9nm的成本效益极限已经不远了。,2024/11/27,XIDIAN UNIVERSITY,12,关于距离量级的感性认识,微电子学：研究电子在半导体和,IC中的物理现象、物理规律，并致力于这些现象规律的应用，包括器件物理、器件结构、材料制备、集成工艺、电路与系统设计、测试封装等。,1m=10,2,cm=10,3,mm=10,6,um=10,9,nm=10,10,A=10,12,pm,=10,15,fm,2024/11/27,XIDIAN UNIVERSITY,13,（FET：,Field Effect Transistor,只有一种载流子导电，又叫单极型）,MOSFET Metal-Oxide-Semiconductor FET,pn-JFET pn Junction FET,MESFET Metal-Semiconductor FET (Schottly Barrier Gate,),场效应器件,概况,晶体管分类,2024/11/27,XIDIAN UNIVERSITY,14,场效应器件概况,场效应,基本工作原理：加在金属板上的电压调节下面半导体的电导，从而实现对,AB,两端的电流控制。,场效应：加在半导体表面上的垂直电场调制半导体电导率的现象。,2024/11/27,XIDIAN UNIVERSITY,15,场效应器件发展,JFET,JFET,：,pn,结代替了金属平板，,A,、,B,变为源漏，场效应电极称为栅。,基本工作原理：上下耗尽区之间为导电沟道。通过改变,pn,结偏压，改变,pn,结耗尽层厚度，改变沟道区的电导，控制输出电流。,2024/11/27,XIDIAN UNIVERSITY,16,场效应器件发展,MOSFET,MOSFET：具有热生长的SiO,2,绝缘层栅、源、漏三电极，,与衬底掺杂类型相反的SD区,2024/11/27,XIDIAN UNIVERSITY,17,场效应器件发展,MESFET,MESFET：肖特基栅FET，半导体材料一般为GaAs，,电子迁移率比Si大5倍，峰值漂移速度比Si大1倍，,速度快，常作超高频应用。,2024/11/27,XIDIAN UNIVERSITY,18,场效应器件发展,CMOS,CMOS：电路逻辑由P沟和N沟MOSFET共同完成，,同一芯片上既有NMOS也有PMOS。,2024/11/27,XIDIAN UNIVERSITY,19,场效应器件发展,HEMT,HEMT：利用异质结形成的二维电子气，作为沟道，,把导电的多数载流子与电离的杂质分离,载流子受电离杂质散射迁移率,2024/11/27,XIDIAN UNIVERSITY,20,场效应器件发展,DMOS（LDMOS+VDMOS）,LDMOS：在沟道和漏之间增加了一个较长的低浓度,N,漂移区，器件耐压增加。,VDMOS：电子从源极穿过水平沟道，经过栅极下面的积累层，再通过垂直,N-,漂移区流到漏极。,2024/11/27,XIDIAN UNIVERSITY,21,场效应器件发展,新器件,应变硅(Strained Silicon)技术,High-K和,金属栅极,。,三栅,3-D,晶体管,2024/11/27,XIDIAN UNIVERSITY,22,场效应器件发展,新器件,体硅CMOS,SOI,（,Silicon-On-Insulator,，绝缘衬底上的硅）CMOS：,应变硅技术,衬底的变化：,2024/11/27,XIDIAN UNIVERSITY,23,场效应器件发展,新器件,栅的变化：,SiO,2,+Al栅，SiO,2,+poly-Si栅,新型栅材料：高K栅介质+金属栅,栅的结构：三栅器件；围栅器件。,2024/11/27,XIDIAN UNIVERSITY,24,本门课主要内容,第11章 金属氧化物半导体场效应晶体管基础,第12章 金属氧化物半导体场效应晶体管：,概念的深入,第13章 结型场效应晶体管,2024/11/27,XIDIAN UNIVERSITY,25,FET区别于BT的特性（1）,FET为电压控制器件，BT为电流控制器件,FET通过V,G,控制沟道开闭,I,D,=0,max，用作数字开关器件,FET通过V,G,控制沟道厚度,I,D,，用作模拟放大器件,FET用跨导g,m,表征放大能力，,BT用,表征放大能力,FET：g,m,I,D,/V,G,BT：,I,C,/I,B,FET中只有多子参与导电，BT中少子、多子同时参与导电,2024/11/27,XIDIAN UNIVERSITY,26,FET,的电流形成机构以漂移为主，,BT,的电流形成机构以扩散为主,FET,具有负电流温度系数，,BT,具有正电流温度系数,BT：,少子扩散电流,FET：,多子漂移电流,FET,具有负跨导温度系数，,BT,具有正电流放大温度系数,爱因斯坦关系,BT：,FET：,FET区别于BT的特性（2）,2024/11/27,XIDIAN UNIVERSITY,END,绪论,