第20讲PLD器件及其应用

,Digital Logic Circuit,第20讲,PLD,器件,及其应用,第 20,讲,讲,课时授课,计,计划,课 程,内,内 容,内容,:,可编程逻,辑,辑器件及,应,应用,1,概述,2,可编程阵,列,列逻辑,PAL,3,通用阵列,逻,逻辑,GAL,4ROM,及其应用,目的与要,求,求：,了解,PLD,器件的基,本,本结构、,分,分类、优,点,点；,了解,PAL,常用的,5,种输出形,式,式；,ROM,及其应用,。,。,重点与难,点,点：,重点：,PLD,器件的基,本,本结构；,PAL,的结构特,点,点及常用,输,输出形式,；,；,ROM,及其应用,。,。,难点：,ROM,及其应用,。,。,课堂讨论,：,：,PAL,及常用输,出,出形式；,ROM,的类型及,特,特点。,现代教学,方,方法与手,段,段：,PowerPoint,投影,复习（提,问,问）：,ROM,的结构和,容,容量计算,；,；,ROM,的应用。,LSI,的类型,ASIC,全定制,半定制（,性,性能上专,用,用，结构,上,上通用）,CPLD,和,FPGA,的区别,早期的,PLD,多属于,E,2,PROM,或乘积项,(ProductTerm),结构。,FPGA,是指在线,可,可编程逻,辑,辑阵列，,最,最早为,Xilinx,公司推出,。,。多为,SRAM,框架或查,表,表框架，,需,需外接配,置,置用的,EPROM,下载。,Xilinx,将,SRAM,框架或查,表,表框架，,需,需外接配,置,置用的,EPROM,下载的,PLD,称之为,FPGA,。把,Flash,、,E,2,PROM,框架或乘,积,积项框架,的,的,PLD,称为,CPLD,。,Altera,把自己,的,的,PLD,产品,MAX,系列,/FLEX/ACEX/,APEX,系列称,为,为,CPLD,。由于,FLEX/ACEX/APEX,系列也,是,是,SRAM,型，需,外,外接配,置,置用的,EPROM,下载，,很,很多人,把,把,Altera,的,FLEX/ACEX/APEX,系列产,品,品也称,为,为,FPGA,。,本讲所,指,指,PLD,主要指,SPLD,。,基本结,构,构：与,门,门阵列,+,或门阵,列,列,与门阵,列,列接收,外,外部输,入,入变量,，,，产生,由,由输入,变,变量组,成,成的与,项,项。,或门阵,列,列接收,与,与门阵,列,列输出,的,的与项,，,，产生,用,用与或,表,表达式,表,表示的,逻,逻辑函,数,数。,在基本,结,结构的,基,基础上,，,，增加,诸,诸如输,入,入缓冲,器,器、输,出,出寄存,器,器、内,部,部反馈,、,、输出,宏,宏单元,等,等，即,可,可构成,各,各种不,同,同类型,、,、不同,规,规模的,PLD,。,PLD,器件的,基,基本结,构,构,PLD,器件的,逻,逻辑关,系,系表示,输入缓,冲,冲电路,PLD,器件的,连,连接关,系,系表示,法,法,未编程,的,的内部,结,结构,已编程,的,的内部,结,结构,SPLD,器件的,分,分类,PLD,器件按编程,部,部位分类,PROM、PAL,和,GAL,只有一种阵,列,列可编程，,为,为半场可编,程,程逻辑器件,；,；而,PLA,的与阵列和,或,或阵列均可,编,编程，为全,场,场可编程逻,辑,辑器件。,GAL,用输出逻辑,宏,宏单元（,OLMC）,取代了固定,输,输出电路，,使,使用方便、,灵,灵活、应用,广,广泛。,PLD,的阵列结构,PROM,的阵列结构,PLA,的阵列结构,PAL、GAL,的阵列结构,PLD,器件的优点,1,）,.,提高了功能,的,的集成度,：,PLD,器件较中小,规,规模集成芯,片,片具有更高,的,的功能集成,度,度，一般来,说,说一片,PLD,器件,可,可替,代,代,4,20,片的,中,中小,规,规模,集,集成,芯,芯片,，,，而,更,更大,规,规模,的,的,PLD,（,如,CPLD,、,FPGA),一般,采,采用,最,最新,的,的集,成,成电,路,路生,产,产工,艺,艺及,技,技术,，,，可,达,达到,极,极大,的,的规,模,模，,这,这些,器,器件,的,的出,现,现降,低,低了,电,电子,产,产品,的,的成,本,本和,缩,缩小,了,了电,子,子产,品,品的,体,体积,。,。,2,）,.,加,快,快,了,了,电,电,子,子,系,系,统,统,的,的,设,设,计,计,速,速,度,度,：,一,方,方,面,面,由,由,于,于,PLD,器,件,件,集,集,成,成,度,度,的,的,提,提,高,高,，,，,减,减,小,小,了,了,电,电,子,子,产,产,品,品,设,设,计,计,中,中,的,的,布,布,线,线,时,时,间,间,及,及,器,器,件,件,的,的,安,安,装,装,时,时,间,间,；,；,另,另,一,一,方,方,面,面,由,由,于,于,PLD,器件的,设,设计是,利,利用计,算,算机进,行,行辅助,设,设计的,，,，其可,以,以通过,计,计算机,的,的辅助,设,设计软,件,件对设,计,计的电,路,路进行,仿,仿真和,模,模拟，,减,减小了,传,传统设,计,计过程,中,中的调,试,试电路,的,的时间,，,，另外,由,由于,PLD,器件是,可,可擦除,和,和可编,程,程的，,故,故即使,设,设计有,问,问题修,改,改也是,很,很方便,的,的。,3,）,.,高性能,：,：由于,PLD,器件在,生,生产过,程,程中采,用,用了最,新,新的生,产,产工艺,及,及技术,，,，故,PLD,器件的,性,性能优,于,于一般,通,通用的,器,器件，,其,其速度,一,一般比,通,通用器,件,件速度,高,高一到,两,两个数,量,量级，,另,另外由,于,于器件,数,数量的,减,减少，,降,降低了,电,电路的,总,总功耗,。,。,4,）,.,高可靠,性,性：器件数,量,量减少,，,，导致,PCB,（,Printed CircuitBoard,，印刷,电,电路板,）,）,的布线,、,、交叉,干,干扰减,少,少，系,统,统运行,更,更可靠,。,。,5,）,.,成本低,：,：设计、,安,安装、,调,调试、,维,维修、,器,器件品,种,种库存,等,等方面,的,的成本,下,下降，,从,从而使,电,电子产,品,品的总,成,成本降,低,低，提,高,高了产,品,品的竞,争,争力。,ROM,的一般,结,结构如,右,右图所,示,示，有,选,选择存,储,储位置,的,的地址,译,译码器,、,、存放,数,数据的,存,存储矩,阵,阵、提,取,取数据,的,的输出,通,通路。,存储单,元,元可由,二,二极管,、,、三极,管,管或场,效,效应管,构,构成，,原,原理图,如,如下。,ROM,和,PROM,二极管,构成,的,ROM,模型,一次可,编,编程,ROM,（,PROM,）,器件在,出,出厂时,每,每个单,元,元内容,全,全部为,1,如果希,望,望某一,单,单元存,放,放数据,0,只须将,该,该结点,对,对应的,熔,熔断丝,烧,烧断即,可,可,。,不足：,由,由于在,半,半导体,电,电路中,加,加入了,金,金属丝,，,，使生,产,产工艺,变,变得复,杂,杂；,由于可,编,编程的,部,部分是,由,由熔断,丝,丝构成,的,的，一,旦,旦内容,写,写错，,其,其芯片,只,只能报,废,废。,紫外光,可,可擦除,ROM,（,U-EPROM）,其明显,的,的特征,是,是在正,中,中间有,一,一个玻,璃,璃窗口,，,，该窗,口,口可让,紫,紫外光,通,通过，,用,用紫外,光,光照射,10,20,分钟，,内,内部数,据,据将全,部,部擦除,，,，这时,可,可以再,通,通过编,程,程的方,法,法写入,新,新数据,。,。,电可擦,除,除可编,程,程,ROM,（,EEPROM,）,擦除和,编,编程均,用,用电完,成,成。,只读存,储,储器通,常,常有：,掩,掩膜式,ROM,、,、,一次可,编,编程,ROM,（,（PROM）,、,、,紫外光,可,可擦除,ROM,（,（U-EPROM）,、,、,电可擦,除,除,ROM,（,（EEPROM）,等几种,类,类型。,存储容,量,量字,线,线数,位,位线数,2,n,b（,位）,存储单元地址,ROM,的结构,ROM,的工作,原,原理,44,位,位,ROM,地址译,码,码器,存储体,存储内,容,容,A,1,=0A,0,=0,W,0,=1,W,1,=0,W,2,=0,W,3,=0,D,3,=1,D,1,=1,D,0,=1,D,2,=0,A,1,=0A,0,=1,W,0,=0,W,1,=1,W,2,=0,W,3,=0,D,3,=0,D,1,=0,D,0,=1,D,2,=1,A,1,=1A,0,=0,W,0,=0,W,1,=0,W,2,=1,W,3,=0,D,3,=1,D,1,=0,D,0,=0,D,2,=1,A,1,=1A,0,=1,W,0,=0,W,1,=0,W,2,=0,W,3,=1,D,3,=0,D,1,=1,D,0,=1,D,2,=1,ROM,的简化,画,画法,地址译,码,码器产,生,生了输,入,入变量,的,的全部,最,最小项,存储体,实,实现了,有,有关最,小,小项的,或,或运算,与阵列,固,固定,或阵列,可,可编程,连接,断开,PROM,的应用,PROM,可以用,来,来实现任,意,意组合,逻,逻辑电,路,路的功,能,能。用,PROM,进行逻,辑,辑设计,的,的一般,步,步骤如,下,下：,列出真,值,值表。,根,根据设,计,计要求,，,，确定,电,电路的,输,输入变,量,量和输,出,出函数,，,，并用,真,真值表,描,描述电,路,路输出,与,与输入,的,的逻辑,关,关系。,画出阵,列,列图。,将,将电路,的,的输入,变,变量作,为,为,PROM,的输入,，,，并根,据,据真值,表,表中各,变,变量取,值,值下的,函,函数值,对,对,PROM,或门阵,列,列进行,编,编程。,此前我,们,们实现,组,组合逻,辑,辑函数,的,的方法,有,有哪些,？,？,1、用,ROM,实现组,合,合逻辑,函,函数,逻辑表,达,达式,真值表,或,或最小,项,项表达,式,式,1,1,按,A,、,B,、,C,、,D,排列,变,变量,，,，并,将,将,Y,1,、,Y,2,扩展,成,成为4变,量,量的,逻,逻辑,函,函数,。,。,2,2,选择,ROM，,画阵,列,列图,2、,用,用,ROM,作函,数,数运,算,算表,用,ROM,构成,能,能实,现,现函,数,数,y,x,2,的运,算,算表,电,电路,。,。,例,设,x,的取,值,值范,围,围为015,的,的正,整,整数,，,，则,对,对应,的,的是4位,二,二进,制,制正,整,整数,，,，用,B,B,3,B,2,B,1,B,0,表示,。,。根,据,据,y,x,2,可算,出,出,y,的,最,最,大,大,值,值,是,是15,2,225,，,，,可,可,以,以,用,用8,位,位,二,二,进,进,制,制,数,数,Y,Y,7,Y,6,Y,5,Y,4,Y,3,Y,2,Y,1,Y,0,表,示,示,。,。,由,由,此,此,可,可,列,列,出,出,Y,B,2,即,y,x,2,的,真,真,值,值,表,表,。,。,真,值,值,表,表,逻,辑,辑,表,表,达,达,式,式,阵,列,列,图,图,3,、,、,用,用,ROM,作,字,字,符,符,发,发,生,生,器,器,电,电,路,路,用,ROM,存,储,储,字,字,符,符,Z,输出缓冲器,A,2,A,1,A,0,D,4,D,3,D,2,D,1,D,0,地,址,译,码,器,4,、,四,四,位,位,二,二,进,进,制,制,码,码,格,雷,雷,码,码,的,的,PROM,实,现,现,演,示,可,编,编,程,程,逻,逻,辑,辑,阵,阵,列,列,PLA,PLA,的,逻,逻,辑,辑,结,结,构,构,PLA,可,以,以,分,分,为,为,组,组,合,合,PLA,和,时,时,序,序,PLA,两,种,种,类,类,型,型,。,。,组,合,合,PLA,的,逻,逻,辑,辑,结,结,构,构,可,编,编,程,程,的,的,与,与,门,门,阵,阵,列,列,+,可,编,编,程,程,的,的,或,或,门,门,阵,阵,列,列,与,门,门,阵,阵,列,列,编,编,程,程,产,产,生,生,用,用,户,户,安,安,排,排,的,的,与,与,项,项,，,，,或,或,门,门,阵,阵,列,列,编,编,程,程,实,实,现,现,函,函,数,数,所,所,需,需,的,的,与,与,项,项,相,相,或,或,。,。,时,序,序,PLA,的,逻,逻,辑,辑,结,结,构,构,组,合,合,PLA+,触,发,发,器,器,网,网,络,络,触,发,发,器,器,网,网,络,络,接,接,受,受,时,时,钟,钟,脉,脉,冲,冲,、,、,复,复,位,位,信,信,号,号,以,以,及,及,由,由,或,或,门,门,阵,阵,列,列,产,产,生,生,的,的,激,激,励,励,函,函,数,数,，,，,其,其,输,输,出,出,状,状,态,态,反,反,馈,馈,到,到,与,与,门,门,阵,阵,列,列,的,的,输,输,入,入,，,，,和,和,输,输,入,入,变,变,量,量,一,一,起,起,产,产,生,生,输,输,出,出,函,函,数,数,和,和,激,激,励,励,函,函,数,数,所,所,需,需,的,的,与,与,项,项,。,。,与门,阵列,或门,阵列,触发器组,X,1,x,2,y,1,y,r,Y,1,Y,r,Z,1, Z,m,CP RESET,时序,PLA,结构图,PLA,在逻辑设计,中,中的应用,采用,PLA,可以实现任,意,意组合逻辑,电,电路和时序,逻,逻辑电路的,功,功能。设计,的,的步骤如下,；,；,求出函数的,最,最简“与,-,或表达式,”,。利用组合,电,电路的真值,表,表或时序电,路,路的状态表,，,，求出电路,中,中各函数的,最,最简“与,-,或,”,表达式。化,简,简时应充分,考,考虑各函数,对,对与项的共,享,享，力求减,少,少不同与项,的,的数目。（多输出函数,的,的最简标准,是,是什么？）,画出阵列图,。,。根据各函,数,数的最简“,与,与,-,或,”,表达式，画,出,出,PLA,的阵列图。,1,、四位二进,制,制码,格雷码的,PLA,实现,演,示,解：该问题,的,的设计包含,两,两部分，一,部,部分是按照,同,同步时序电,路,路的设计方,法,法设计一个,8421,码加,1,计数器；另,一,一部分是按,照,照组合电路,设,设计方法设,计,计一个将,8421,码转换成七,段,段显示码的,代,代码转换电,路,路。,首,首先,，,，作出,8421,码加,1,计数器的状,态,态表，,2,、用,PLA,设计一个,8421,码加,1,计数器，并,用,用七段显示,器,器显示计数,状,状态。,Q,4,Q,3,Q,2,Q,1,Q,4,(n+1),Q,3,(n+1),Q,2,(n+1),Q,1,(n+1),0 0 0 0,0 0 0 1,0 0 0 1,0 0 1 0,0 0 1 0,0 0 1 1,0 0 1 1,0 1 0 0,0 1 0 0,0 1 0 1,0 1 0 1,0 1 1 0,0 1 1 0,0 1 1 1,0 1 1 1,1 0 0 0,1 0 0 0,1 0 0 1,1 0 0 1,0 0 0 0,假定采用JK触发器作,为,为存储元件,，,，根据状态,表,表和JK触,发,发器的激励,表,表，可得到,触,触发器的激,励,励函数表达,式,式：,激,激励,函,函数共包含4个不同“,与,与”项：Q3Q2Q1,，,，Q1,，,，Q2Q1,，,，Q4Q1 。,假,假,定,定七段显示,译,译码器的输,出,出为高电平,有,有效，可作,出,出8421,码,码转换为七,段,段显示码的,真,真值表如表8.5所示,。,。,演示,可编程阵列,逻,逻辑,PAL,PAL,器件按其输,出,出电路的结,构,构来分，有,五,五种形式：,1）专用输,出,出的基本门,阵,阵列结构,或门输出接,一,一个同相缓,冲,冲器时，输,出,出函数为高,电,电平有效（,如,如,PAL10H8）；,若接一个反,相,相缓冲器时,，,，输出函数,为,为低电平有,效,效（如,PAL10L8）。,2）,带反馈的可,编,编程,I/O,结构（异步,可,可编程,I/O,结构）,输出电路由,一,一个三态门,和,和一个互补,反,反馈缓冲器,组,组成。,3）带反馈,的,的寄存器输,出,出结构,在或门输出,后,后面接一个,同,同步,D,锁存器，锁,存,存器,Q,端经三态门,输,输出。,4）加异或,、,、带反馈的,寄,寄存器输出,结,结构,在带反馈的,寄,寄存器输出,结,结构的基础,上,上增加一个,异,异或门，是,DFF,的,D,端极,性,性可,以,以通,过,过编,程,程设,置,置。,5,）算,术,术选,通,通反,馈,馈结,构,构,通过,增,增加,反,反馈,选,选通,电,电路,，,，使,之,之能,实,实现,多,多种,算,算术,运,运算,功,功能,。,。,内部,结,结构,：,：与,阵,阵列,固,固定,，,，或,阵,阵列,可,可编,程,程,应用,时,时，,要,要根,据,据需,要,要选,择,择合,适,适型,号,号的,PAL,（分,类,类很,细,细）,通用,阵,阵列,逻,逻辑,GAL,GAL,与,PAL,的区,别,别：,1）,PAL,是,PROM,熔丝,工,工艺,，,，为,一,一次,编,编程,器,器件,；,；而,GAL,是,E,2,PROM,工艺，,可,可重复,编,编程。,2）,PAL,的输出,是,是固定,的,的，而,GAL,用一个,可,可编程,的,的输出,逻,逻辑宏,单,单元（,OLMC）,做为输,出,出电路,。,。,OLMC,的逻辑,图,图,输出逻,辑,辑宏单,元,元,OLMC,通过对,OLMC,的编程,，,，可以,实,实现多,种,种类似,PAL,的输出,结,结构：,专用输,入,入模式,专用组,合,合型输,出,出模式,反馈组,合,合型输,出,出模式,时序电,路,路中的,组,组合输,出,出模式,寄存器,输,输出模,式,式,