资源描述
*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第12章 组合逻辑电路,12.1 SSI组合逻辑电路的分析和设计,12.2 编码器,12.3 译码器,12.4 数据选择器,12.5加法器,12.6 数值比较器,12.7 MSI组合逻辑电路的分析,11/24/2024,1,第12章 组合逻辑电路12.1 SSI组合逻辑电路的分析,第12章 组合逻辑电路,数字电路分类：组合逻辑电路和时序逻辑电路。,组合逻辑电路,:,任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。,本章内容提要,小规模集成电路(,SSI,)构成,组合逻辑电路的一般分析方法和设计方法。,常用组合逻辑电路的基本工作原理及常用中规模集成（,MSI,）组合逻辑电路的逻辑功能、使用方法和应用举例。,11/24/2024,2,第12章 组合逻辑电路数字电路分类：组合逻辑电路和时序,12.1.1 组合逻辑电路的分析方法,1. 分析的主要步骤如下：,(1)由逻辑图写表达式；,(2)化简表达式；,(3)列真值表；,(4)描述逻辑功能。,12.1 SSI组合逻辑电路的分析和设计,小规模集成电路是指每片在十个门以下的集成芯片。,所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。,11/24/2024,3,12.1.1 组合逻辑电路的分析方法1. 分析的主要步骤如,2. 举例说明组合逻辑电路的分析方法,例12-1 试分析图12-1所示电路的逻辑功能。,解：第一步：由逻辑图可以写输出,F,的逻辑表达式为：,图12-1 例12-1逻辑电路图,11/24/2024,4,2. 举例说明组合逻辑电路的分析方法 例12-1 试分析,第二步：可变换为,F = AB+AC+BC,第三步：列出真值表如表12-1所示。,F,表12-1 例12-1真值表,第四步：确定电路的逻辑功能。,由真值表可知，三个变量输入,，,，,，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现,多数表决,逻辑功能。,11/24/2024,5,第二步：可变换为F,例12-2 分析图12-2（a）所示电路的逻辑功能。,图12-2(a) 例12-2逻辑电路图,仿真,11/24/2024,6,例12-2 分析图12-2（a）所示电路的逻辑功能。图12-,解：为了方便写表达式，在图中标注中间变量，比如,F,1,、,F,2,和,F,3,。,S,11/24/2024,7,解：为了方便写表达式，在图中标注中间变量，比如F1、,表12-2 例12-2真值表,该电路实现两个一位二进制数相加的功能。,S,是它们的和，,C,是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据,S,和,C,的表达式，将原电路图改画成图12-2（b）所示的逻辑图。,图12-2（b）逻辑图,仿真,11/24/2024,8,表12-2 例12-2真值表该电路实现两个一位二进制数,12.1.2,组合逻辑电路的设计方法,.组合逻辑电路的设计步骤,：,(1)分析设计要求，设置输入输出变量并逻辑赋值；,(2)列真值表；,(3)写出逻辑表达式，并化简；,(4)画逻辑电路图。,与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。,11/24/2024,9,12.1.2 组合逻辑电路的设计方法.组合逻辑电路的设计,2. 组合逻辑电路设计方法举例。,例12-3 一火灾报警系统，设有,烟感、温感和紫外光感,三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统,产生报警控制信号。,设计一个产生报警控制信号的电路。,解：(1)分析设计要求，设输入输出变量并逻辑赋值；,输入变量：烟感,A,、温感,B,，紫外线光感,C,；,输出变量：报警控制信号,Y,。,逻辑赋值：用1表示肯定，用0表示否定。,11/24/2024,10,2. 组合逻辑电路设计方法举例。 例12-3 一火灾,(2)列真值表；,把逻辑关系转换成数字表示形式；,表12-3 例12-3真值表,(3) 由真值表写逻辑表达式，并化简；,化简得最简式：,11/24/2024,11,(2)列真值表； 表12-3 例12-3真值表,图12-3 例12-3的逻辑电路图,(4) 画逻辑电路图：,用与非门实现，其逻辑图与例12-1相同。,如果作以下变换：,用一个与或非门加一个非门就可以实现，,其逻辑电路图如图12-3所示。,11/24/2024,12,图12-3 例12-3的逻辑电路图 (4) 画逻辑电,人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路,经常,、,大量,出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路（,功能模块,）制造成,中规模集成,（MSI),的组合逻辑电路产品。,比较常用的有,编码器,、,译码器,、,数据选择器,、,加法器,和,数值比较器,等等。,学习要点：基本逻辑功能查阅元器件手册的能力应用（分析与设计,MSI,器件实现的电路）。,11/24/2024,13,人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。,生活中常用十进制数及文字、符号等表示事物。,12.2 编码器,数字电路只能以二进制信号工作。,用二进制代码表示文字、符号或者数码等特定对象的过程，称为,编码,。,实现编码的逻辑电路，称为,编码器,。,编码器,译码器,11/24/2024,14,生活中常用十进制数及文字、符号等表示事物。12.2 编码器,编,码,器,M个待编码对象,N,位二进制代码,对M个信号编码时，应如何确定代码位数N？,N,位二进制代码可以表示,多少,个待编码信号？,例：,BCD码？,对,101,键盘编码时，应采用,几,位二进制代码,？,十进制数,09,101个,键,4,位代码,？,位代码,11/24/2024,15,编M个待编码对象N位二进制代码对M个信号编码时，应如何确,编码原则：,N,位二进制代码可以表示,2,N,个信号，则对M个信号编码时，应由,2,N,M,来确定位数N。,例：对,101,键盘编码时，采用了,7,位二进制代码,ASCII,码。,2,7,128101,。,目前经常使用的编码器有,普通,编码器和,优先,编码器两种。,11/24/2024,16,编码原则：N位二进制代码可以表示2N个信号，则对M个信号,12.2.1,普通编码器,特点,：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。,工作原理举例,：三位二进制普通编码器。,图12-4 普通编码器的方框图,输入：八个信号（对象）,I,0,I,7,（二值量）,八个房间温度监视系统,输出：三位二进制代码,Y,2,Y,1,Y,0,又称八线三线编码器。,对房间号码编码,11/24/2024,17,12.2.1 普通编码器 特点：任何时刻只允许输入一个有,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,Y,2,Y,1,Y,0,表12-4 编码器输入输出的对应关系,设输入信号为,1,表示请求对该输入进行编码。,任何时刻只允许输入一个编码请求,表达式、电路图？,其它输入取值组合不允许出现，为无关项。,8,个输入信号，共有,128,种输入取值组合。真值表？,11/24/2024,18,I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0,I,0,未出现在表达式中？,I,0,的编码是隐含的。当其它输入I,1, I,7,无有效请求（均为,0,）时，电路输出I,0,的编码。,此时无法得知I,0,是否提出了有效编码请求。,利用无关项化简可得如下表达式：,11/24/2024,19,I0未出现在表达式中？利用无关项化简可得如下表达式：10,讨论1：编码器输入输出的对应关系。,输入编码信号：,高电平有效,（也可规定为低电平有效）,输出二进制代码：,原码,（也可设计为反码）,功能表：不完全的真值表（根据功能特点拟定）,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,Y,2,Y,1,Y,0,11/24/2024,20,讨论1：编码器输入输出的对应关系。输入编码信号：高电平有效（,讨论2：如何将,09,十个十进制数编为,8421BCD,码？,输入编码信号：,10,个,输出,8421BCD,码：,4,位,功能表：请同学课后自拟。,11/24/2024,21,讨论2：如何将09十个十进制数编为8421BCD码？输,12.2.2,优先编码器,特点,：在优先编码器中，允许同时输入两个以上的有效编码请求信号。,当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。,优先级别的高低,由设计者根据输入信号的轻重缓急情况而定。,如根据病情而设定优先权。,11/24/2024,22,12.2.2 优先编码器 特点：在优先编码器中，允,表,12-5 74LS148,电路的功能表,例：,MSI,八线三线优先编码器,74LS148,11/24/2024,23,表12-5 74LS148电路的功能表例：MSI八线三,74LS148的逻辑功能描述：,(1) 编码输入端：逻辑符号输入端 上面均有“”号，这表示编码输入,低电平有效,。,I,0,I,7,低电平有效,允许编码，但无有效,编码请求,优先权最高,11/24/2024,24,74LS148的逻辑功能描述：I0I7低电平有效允,(2) 编码输出端 ：从功能表可以看出，74LS148编码器的编码输出是,反码,。,Y,2,、Y,1,、Y,0,11/24/2024,25,(2) 编码输出端 ：从功能表可以看出，74L,（3） 选通输入端：只有在 = 0时，编码器才处于,工作状态,；而在 = 1时，编码器处于,禁止状态,，所有输出端均被封锁为高电平。选通端为,低电平有效,。,S,S,禁止状态,工作状态,11/24/2024,26,（3） 选通输入端：只有在 = 0时，编码器才处于,允许编码，但无有效编码请求,正在,优先编码,（4）选通输出端,Y,S,和扩展输出端,Y,EX,：为扩展编码器功能而设置。,11/24/2024,27,允许编码，但无有效编码请求正在（4）选通输出端YS和扩展,图12-5 74LS148的逻辑符号,以上通过对,74LS148,编码器逻辑功能的分析，介绍了通过,MSI,器件,逻辑功能表了解集成器件功能的方法。,要求具备从逻辑功能表了解器件功能的能力。,不要求记忆,74LS148,的功能表。,11/24/2024,28,图12-5 74LS148的逻辑符号 以上通过对74LS,图12-6 用74LS148接成的16线4线优先编码器,优先权最高,片(2)无有效,编码请求时才允许片(1)编码,编码输出的最高位,编码输出为原码,仿真,试对应74LS148的功能表，分析以下应用电路的逻辑功能。,11/24/2024,29,图12-6 用74LS148接成的16线4线优先编码器,片(2)“有编码输入”时，禁止片(1)编码；,Z,3,1,片(2)无有效编码请求时，允许片(1)编码；,Z,3,0,请同学们列出该,16,线,4线,电路的功能表。,11/24/2024,30,片(2)“有编码输入”时，禁止片(1)编码；Z3110/7,总结要点：,MSI组合逻辑电路,学习要点：基本逻辑功能查阅元器件手册的能力应用（分析与设计,MSI,器件的应用电路）。,编码原则： M个待编码信号、,N,位二进制代码，应满足关系：,2,N,M,理解编码器的功能表（注意与真值表的区别）。,MSI组合逻辑,器件逻辑符号的画法。,11/24/2024,31,总结要点：MSI组合逻辑电路学习要点：基本逻辑功,12.3 译码器,译码,： 编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。,译码器,： 实现译码功能的电路。,常用的译码器有,二进制译码器,、,二-十进制,译码器,和,显示译码器,等。,二进制代码,原来信息,编码对象,编码,译码,11/24/2024,32,12.3 译码器 译码： 编码的逆过程，将编码时赋予,12.3.1 二进制译码器,图12-7 三位二进制译码器的方框图,输入：二进制代码（,N,位），,输出：,2,N,个，每个输出与输入代码相对应。,输入是三位二进制代码、有八种状态，,八个输出端分别对应其中一种输入状态。,因此，又把三位二进制译码器称为3线8线译码器。,11/24/2024,33,12.3.1 二进制译码器 图12-7 三位二进制译码,1. 74LS138的逻辑功能,译码输入端,S,为控制端，又称使能端,S=1,译码工作,S=0,禁止译码， 输出全,1,输出端,为便于理解功能而分析内部电路,仿真,图12-8 74LS138的,内部电路,11/24/2024,34,1. 74LS138的逻辑功能译码输入端 S为控制端，又称,表12-6 74LS138的功能表,译中为0,高电平有效,低电平有效,禁止译码,译码工作,11/24/2024,35,表12-6 74LS138的功能表译中为0高电平有效低电平,图12-8(b) 74LS138的逻辑符号,输出低电平有效,三位二进制代码,使能端,11/24/2024,36,图12-8(b) 74LS138的逻辑符号输出低电平有效三,74LS138的逻辑功能,三个译码输入端（又称地址输入端）A,2,、A,1,、A,0,，八个译码输出端 ，以及三个控制端（又称使能端） 、 、 。,、 ， 是译码器的控制输入端。当 = 1、 + = 0 (即 = 1, 和 均为0)时，G,S,输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。,S,1,S,2,S,1,S,2,S,3,S,1,S,2,S,3,S,1,S,3,S,2,Y,0,Y,7,S,3,11/24/2024,37,74LS138的逻辑功能S1S2S1S2S3S1S2S3S1,当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。,74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端 上方均有“”符号,。,Y,0,Y,7,11/24/2024,38,当译码器处于工作状态时，每输入一个二进制代码,2. 应用举例,(1)功能扩展(,利用使能端实现),图12-9 用两片74LS138译码器构成4线16线译码器,A,3,=0,时，片,1,工作，片2禁止,A,3,=1,时，片1禁止，片2工作,扩展位控制,使能端,仿真,11/24/2024,39,2. 应用举例图12-9 用两片74LS138译码器构成,(2) 实现组合逻辑函数,F,（,A，B，C,）,把,3,线,8,线译码器,74LS138,地址输入端（,A,2,A,1,A,0,）作为逻辑函数的输入变量（,ABC,），译码器的每个输出端,Y,i,都与某一个最小项,m,i,相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。,11/24/2024,40,(2) 实现组合逻辑函数F（A，B，C） 把3线,例12-4 试用74LS138译码器实现逻辑函数：,解：,11/24/2024,41,例12-4 试用74LS138译码器实现逻辑函数：解：10/,因此，正确连接控制输入端使译码器处于工作状态，将 、 、 、 、经一个与非门输出，A,2,、A,1,、A,0,分别作为输入变量A、B、C，就可实现组合逻辑函数。,Y,1,Y,Y,Y,Y,图12-10例12-4电路图,仿真,11/24/2024,42,因此，正确连接控制输入端使译码器处于工作状态,12.3.2 二,-,十进制译码器,二十进制译码器的逻辑功能是将输入的,BCD,码译成十个输出信号。,图12-11 74LS42译码器的逻辑符号,11/24/2024,43,12.3.2 二-十进制译码器 二十进制译码器的逻,表12-7 74LS42译码器的功能表,译中为,0,拒绝伪码,11/24/2024,44,表12-7 74LS42译码器的功能表译中为0拒绝伪码10,12.3.3 显示译码器,在数字测量仪表和各种数字系统中，都需要将数字量直观地,显示,出来，一方面供人们直接,读取,测量和运算的结果，另一方面用于,监视,数字系统的工作情况。,数字显示电路是数字设备不可缺少的部分。数字显示电路通常由,显示译码器、驱动器,和,显示器,等部分组成，如图12-12所示。,11/24/2024,45,12.3.3 显示译码器在数字测量仪表和各种数字系统中,图12-12 数字显示电路的组成方框图,1. 数字显示器件,数字显示器件是用来,显示数字、文字或者符号,的器件，常见的有辉光数码管、荧光数码管、,液晶显示器、发光二极管数码管、场致发光数字,板、等离子体显示板等等。本书主要讨论,发光二极管,数码管。,11/24/2024,46,图12-12 数字显示电路的组成方框图 1. 数字显示器,（1）,发光二极管（,LE D,）,及其驱动方式,LED,具有许多优点，它不仅有工作电压低,(1.5,3V),、体积小、寿命长、可靠性高等优点，而且响应速度快(,100ns,)、亮度比较高。,一般,LED,的工作电流选在,510mA,，但不允许超过最大值（通常为,50mA,）。,LED,可以直接由门电路驱动。,11/24/2024,47,（1）发光二极管（LE D）及其驱动方式 LED,图（,a,）是输出为低电平时，,LED,发光，称为,低电平驱动,；,图（,b,）是输出为高电平时，,LED,发光，称为,高电平驱动,；,采用高电平驱动方式的,TTL,门最好选用,OC,门,。,图12-13 发光二极管的驱动电路,(a) 低电平驱动 (b) 高电平驱动,R,为限流电阻,11/24/2024,48,图（a）是输出为低电平时，LED发光，称为低电平驱动,图12-14 七段显示LED数码管,(a) 外形图 (b) 共阴型 (c) 共阳型,(2) LED数码管,LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。LED数码管有两种形式：,共阴型和共阳型,。,公共阴极,公共阳极,高电平驱动,低电平驱动,11/24/2024,49,图12-14 七段显示LED数码管 (2) LED数,LED数码管,11/24/2024,50,LED数码管10/7/202350,图12-15 七段数码管字形显示方式,2七段显示译码器,（1）七段字形显示方式,LED,数码管通常采用图,3-15,所示的七段字形显示方式来表示,0-9,十个数字。,11/24/2024,51,图12-15 七段数码管字形显示方式2七段显示译码器,图12-16,74LS49的逻辑符号,（2）七段显示译码器,灭灯,控制端,8421BCD,码,七段代码,七段显示器译码器把输入的,BCD,码，翻译成驱动七段,LED,数码管各对应段所需的电平。,74LS49,是一种七段显示译码器。,11/24/2024,52,图12-16 74LS49的逻辑符号 （2）七段显示,表12-8 74LS49的功能表,8421BCD,码,禁止码,灭灯状态,11/24/2024,53,表12-8 74LS49的功能表8421BCD码禁止码,译码输入端：,D,、,C,、,B,、,A,，,为8421BCD,码；,七段代码输出端：,a、b、c、d、e、f、g,，某段输出为高电平时该段点亮，用以驱动,共阴型,七段显示,LED,数码管；,灭灯控制端：,I,B,，,当,I,B,= 1,时，译码器处于,正常译码工作状态,；,若,I,B,= 0,，不管,D,、,C,、,B,、,A,输入什么信号，译码器各输出端均为低电平，处于,灭灯状态,。,利用,I,B,信号，可以控制数码管按照要求处于显示或者灭灯状态，如,闪烁,、,熄灭首尾部多余的,0,等。,11/24/2024,54,译码输入端：D、C、B、A，为8421BCD码；七段,图12-17 74LS49驱动LED数码管电路,图12-17是一个用七段显示译码器74LS49驱动,共阴型,LED数码管的实用电路。,11/24/2024,55,图12-17 74LS49驱动LED数码管电路 图12,在多路数据传送过程中，能根据需要选择其中一路数据输出的电路，叫做,数据选择器,(Mux),，也称为多路选择器,其作用相当于,多路开关,。,常见的数据选择器有：四选一、八选一、十六选一电路。,12.4 数据选择器,11/24/2024,56,在多路数据传送过程中，能根据需要选择其中一路数据输出,以四选一数据选择器为例。,(1) 四选一数据选择器的逻辑电路图,图12-18 4选1数据选择器电路,12.4.1,数据选择器的工作原理,地址,输入端,控制,输入端,数据,输入端,输出端,11/24/2024,57,以四选一数据选择器为例。 (1) 四选一数据选择器的逻辑电,(2)4选1数据选择器的功能表,表12-9 4选1数据选择器的功能表,输 入,输 出,S,A,1,A,0,Y,0 ,0,1 0 0,D,0,1 0 1,D,1,1 1 0,D,2,1 1 1,D,3,11/24/2024,58,(2)4选1数据选择器的功能表表12-9 4选1数据选,12.4.2 八选一数据选择器74LS151,三个地址输入端,A,2,、A,1,、A,0,，,八个数据输入端,D,0,D,7,，,两个互补输出的数据输出端,Y,和,Y,，,一个控制输入端,S,。,图,12-19 74LS151,的逻辑符号,11/24/2024,59,12.4.2 八选一数据选择器74LS151三个地址输入,表,12-10 74LS151,的功能表,禁止状态,工作状态,11/24/2024,60,表12-10 74LS151的功能表 禁止状态 工作状态,12.4.3 应用举例,1. 功能扩展,用两片八选一数据选择器,74LS151,，可以构成十六选一数据选择器。,试回忆用两片,38,线译码器,74LS138,实现,4线16,线译码器的方法。,利用使能端（控制端）,。,11/24/2024,61,12.4.3 应用举例1. 功能扩展 试回忆用两片3,图,12-20,用,74LS151,构成16选1数据选择器,扩展位接,控制端,A,3,=1,时，片,1,禁止，片,2,工作,A,3,=0,时，片,1,工作，片,2,禁止,仿真,11/24/2024,62,图12-20 用74LS151构成16选1数据选择器 扩,2 实现组合逻辑函数,利用数据选择器可以实现各种组合逻辑函数。,例12-5 试用八选一电路实现,解：,将,A,、,B,、,C,分别从,A,2,、,A,1,、,A,0,输入，作为输入变量，把,Y,端作为输出,F,。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为,根据八选一数据选择器的功能，令,11/24/2024,63,2 实现组合逻辑函数 解：将A、B、C分别从A2、A1,具体电路见图12-21：,图12-21 例12-5电路图,D,0,=,D,3,=,D,5,=,D,7,=1,D,1,=,D,2,=,D,4,=,D,6,=0,S0,仿真,11/24/2024,64,具体电路见图12-21： 图12-21 例12-5电路图D0,A B C,F,0 0 0,1,0 0 1,0,0 1 0,0,0 1 1,1,1 0 0,0,1 0 1,1,1 1 0,0,1 1 1,1,真值表对照法,注意变量,高低位顺序！,11/24/2024,65,A B CF0 0 010 0 100 1,例12-6试用八选一电路实现三变量多数表决电路。,表12-11 例12-6的真值表,A B C,F,0 0 0,0,0 0 1,0,0 1 0,0,0 1 1,1,1 0 0,0,1 0 1,1,1 1 0,1,1 1 1,1,解：假设三变量为,A、B、C,，表决结果为,F,，则真值表如表12-11所示。,11/24/2024,66,例12-6试用八选一电路实现三变量多数表决电路。表12-,在八选一电路中，将,A、B、C,从,A,2,、A,1,、A,0,输入，令,D,3,=,D,5,=,D,6,=,D,7,=1,D,0,=,D,1,=,D,2,=,D,4,=0,S,0,F,Y,则可实现三变量多数表决电路，具体电路图请读者自行画出。,则,11/24/2024,67,在八选一电路中，将A、B、C从A2、A1、A0D3,12.5 加法器,算术运算,是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍实现,加法运算,的逻辑电路。,12.5.1 全加器(FA),本章的12.1节讨论过,半加器,(HA),电路，它是不考虑低位进位的加法器。,全加器,能把本位两个加数,A,n,、,B,n,和来自低位的进位,C,n-1,三者相加，得到求和结果,S,n,和该位的进位信号,C,n,。,11/24/2024,68,12.5 加法器算术运算是数字系统的基本功能，更是计算,表12-12 全加器 的真值表,S,n,C,n,0 0 0,0 0,0 0 1,1 0,0 1 0,1 0,0 1 1,0 1,1 0 0,1 0,1 0 1,0 1,1 1 0,0 1,1 1 1,1 1,A,n,B,n,C,n-1,由真值表写最小项之和式，再稍加变换得：,11/24/2024,69,表12-12 全加器 的真值表Sn Cn0,S,n,C,n,0 0 0,0 0,0 0 1,1 0,0 1 0,1 0,0 1 1,0 1,1 0 0,1 0,1 0 1,0 1,1 1 0,0 1,1 1 1,1 1,A,n,B,n,C,n-1,由真值表写最小项之和式，再稍加变换得：,11/24/2024,70,Sn Cn0 0 00 00 0 11,图12-22 全加器,（a）电路图 （b）逻辑符号,由表达式得逻辑图：,仿真,11/24/2024,71,图12-22 全加器由表达式得逻辑图：仿真 1,12.5.2多位加法器,74LS283,电路是一个四位加法器电路，可实现,两个四位二进制数,的相加，其逻辑符号如图,12-23,所示。,全加器可以实现两个一位二进制数的相加，要实现多位二进制数的相加，可选用多位加法器电路。,11/24/2024,72,12.5.2多位加法器74LS283电路是一个四位加法,图12-23 74LS283电路的逻辑符号,CI,是低位的进位，,CO,是向高位的进位，,A,3,A,2,A,1,A,0,和,B,3,B,2,B,1,B,0,是两个二进制待加数，,S,3,、S,2,、S,1,、S,0,是对应各位的和。,11/24/2024,73,图12-23 74LS283电路的逻辑符号CI是低位的进位,多位加法器还可以实现组合逻辑电路。,图12-24 由74LS283构成的代码转换电路,8421BCD,码,0011,余,3,码,例：将,8421BCD,码转换成余,3,码。,余,3,码,8421BCD,码,3,(即,0011,),仿真,11/24/2024,74,多位加法器还可以实现组合逻辑电路。图12-24 由,12.6 数值比较器,(Comparator),数值比较器：能够比较数字大小的电路。,1.,两个一位数A和B相比较的情况：,(1),AB,：只有当,A=1、B=0,时，,AB,才为真；,(2),AB,：只有当,A=0、B=1,时，,AB,才为真；,(3),A = B,：只有当,A=B=0,或,A=B=1,时，,A = B,才为真。,A,B,Y,AB,Y,AB,Y,A=B,0,0,0,0,1,0,1,0,1,0,1,0,1,0,0,1,1,0,0,1,11/24/2024,75,12.6 数值比较器(Comparator) 数值比较器：,图12-25 74LS85的逻辑符号,要比较两个多位二进制数,A,和,B,的大小？,必须从高向低逐位进行比较。,2. 四位数值比较器74LS85,级联输入,便于功能扩展,11/24/2024,76,图12-25 74LS85的逻辑符号要比较两个多位二进制数,表12-13 74LS85的功能表,输 入,级 联 输 入,输 出,A,3,，B,3,A,2,，B,2,A,1,，B,1,A,0,，B,0,I,AB,I,AB,I,A = B,F,AB,F,AB,F,A = B,1 0, ,1 0 0,0 1, ,0 1 0,A,3,= B,3,1 0, ,1 0 0,A,3,= B,3,0 1, ,0 1 0,A,3,= B,3,A,2,= B,2,1 0, ,1 0 0,A,3,= B,3,A,2,= B,2,0 1, ,0 1 0,A,3,= B,3,A,2,= B,2,A,1,= B,1,1 0, ,1 0 0,A,3,= B,3,A,2,= B,2,A,1,= B,1,0 1, ,0 1 0,A,3,= B,3,A,2,= B,2,A,1,= B,1,A,0,= B,0,1 0 0,1 0 0,A,3,= B,3,A,2,= B,2,A,1,= B,1,A,0,= B,0,0 1 0,0 1 0,A,3,= B,3,A,2,= B,2,A,1,= B,1,A,0,= B,0,0 0 1,0 0 1,A,3,= B,3,A,2,= B,2,A,1,= B,1,A,0,= B,0, 1,0 0 1,11/24/2024,77,表12-13 74LS85的功能表输,3.,部分常用,MSI,组合逻辑电路的型号、名称和主要功能表,表12-14,11/24/2024,78,3. 部分常用MSI组合逻辑电路的型号、名称和主要功能表,型 号,名 称,主 要 功 能,74LS147,10,线-,4,线优先编码器,74LS148,8,线-,3,线优先编码器,74LS149,8,线-,8,线优先编码器,74LS42,4,线-,10,线译码器,BCD,输入,74LS154,4,线-,16,线译码器,74LS46,七段显示译码器,BCD,输入、开路输出,74LS47,七段显示译码器,BCD,输入、开路输出,74LS48,七段显示译码器,BCD,输入、带上拉电阻,74LS49,七段显示译码器,B,CD,输入、,OC,输出,74LS150,16,选,1,数据选择器,反码输出,74LS151,8,选,1,数据选择器,原、反码输出,74LS153,双,4,选1数据选择器,74LS251,8,选,1,数据选择器,原、反码输出，三态,74LS85,4,位数值比较器,74LS866,8,位数值比较器,11/24/2024,79,型 号名 称主 要 功 能74LS14710线-4线优,型 号,名 称,主 要 功 能,CC40147,10,线-,4,线优先编码器,BCD,输出,CC4532,8,线-,3,线优先编码器,CC4555,双,2,线-,4,线译码器,CC4514,4,线-,16,线译码器,有地址锁存,CC4511,七段显示译码器,锁存输出、,BCD,输入,CC4055,七段显示译码器,BCD,输入、驱动液晶显示器,CC4056,七段显示译码器,BCD,输入、有选通、锁存,CC4519,四,2,选,1,数据选择器,CC4512,8,路数据选择器,CC4063,4,位数值比较器,CC40147,10,线-,4,线优先编码器,BCD,输出,11/24/2024,80,型 号名 称主 要 功 能CC4014710线-4线优,本章小结,组合逻辑电路是一种应用很广的逻辑电路。本章介绍了组合逻辑电路的,分析和设计方法,，还介绍了几种常用的,中规模(MSI)组合逻辑电路器件,。,本章总结出了采用,集成,门电路构成组合逻辑电路的分析和设计的一般方法,，只要掌握这些方法，就可以分析任何一种给定电路的功能，也可以根据给定的功能要求设计出相应的组合逻辑电路。,11/24/2024,81,本章小结 组合逻辑电路是一种应用很广的逻辑电路。本,本章介绍了编码器、译码器、数据选择器、加法器和数值比较器等,MSI组合逻辑电路器件,的功能，并讨论了利用译码器、数据选择器和加法器,实现组合逻辑函数的方法,。,对于MSI组合逻辑电路，主要应熟悉电路的,逻辑功能,。了解其内部电路只是帮助理解器件的逻辑功能。只有熟悉MSI组合逻辑电路的功能，才能正确应用好电路。,本章通过举例，介绍了基于功能块的,MSI组合逻辑电路的分析方法,。熟悉这种方法，对MSI组合逻辑电路的分析很有帮助。,11/24/2024,82,本章介绍了编码器、译码器、数据选择器、加法器和数值,
展开阅读全文