高等教育晶体管与模拟集成电路基本单元设计

上传人:k****o 文档编号:252928606 上传时间:2024-11-24 格式:PPTX 页数:30 大小:2.77MB
返回 下载 相关 举报
高等教育晶体管与模拟集成电路基本单元设计_第1页
第1页 / 共30页
高等教育晶体管与模拟集成电路基本单元设计_第2页
第2页 / 共30页
高等教育晶体管与模拟集成电路基本单元设计_第3页
第3页 / 共30页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,基本要求,掌握,模拟集成电路晶体管级设计,的设计流程和电路仿真类型,,掌握,工艺角仿真,的概念。,内容提要,7.1,模拟集成电路晶体管级的设计概论,7.2,模拟集成电路晶体管级的设计流程,7.3,模拟集成电路的电路仿真,7.4,模拟集成电路的版图设计要点,7.1,模拟集成电路晶体管级的设计概论,模拟集成电路,的定义:,模拟信号,是在时间和幅度上都连续变化的信号。在客观世界中,多数物理量都是以模拟形式存在的,因此分析和设计模拟集成电路对于模拟信号的处理具有重要的实际意义,模拟集成电路,是处理模拟信号的集成电路,其主要特点是,电路的输入和输出是一个或一些连续变化的模拟信号。,电源,放大器,滤波器,,ADC/DAC,PLL,开关电容电路?,Transceiver:,RF,ANALOG,DIGITAL,数字化的趋势,802.11a transceiver,RFID Transceiver,Peking University,2010,JSSC,分数频率综合器,Peking University,2010,JSSC,802.11a transceiver,版图,Peking University,2010,JSSC,模拟集成电路,与,数字集成电路,设计的区别:,要求电路的每一个组成单元必须是,精确,的,其性能与版图设计的相关性比数字集成电路强得多。手工设计版图,其版图设计从平面布局到各器件的几何图形的设计都要十分的“,讲究,”,需要考虑的问题往往比数字集成电路多得多。,如果在,电路级,上而不是在逻辑级上来考虑和优化一个数字集成电路的性能,这将与模拟集成电路有许多共同点,对,高速数字集成电路,的设计尤其如此。,Standard Cell,7.2,模拟集成电路晶体管级的设计流程,模拟集成电路的,设计难点,:,涉及到,速度、功耗、增益、精度、工作频率带宽,等诸多因素,要,根据设计指标要求进行适度的折中,。,模拟电路对,噪声、串扰和其他干扰信号,比数字电路敏感得多。,器件的,二阶效应,对模拟电路性能的影响比对数字电路的影响严重的多。(精度、噪声、输出阻抗等),(,LOGIC,ANALOG,和,RF,的模型精度),高性能模拟电路的设计:通常每一个器件都需要“,手工设计,”;而数字电路通常用,自动综合和自动布局布线,的方法来完成。,相对于数字,IC,设计,模拟,IC,设计对设计者的,知识和经验,要求要高的多。模拟电路中许多效应的建模和仿真仍然存在难题。,前端设计,后端设计,集成电路设计流程,设计目标,芯片,系统级设计,电路原理图设计,行为级,/,寄存器级,/,门级,/,晶体管级电路设计与仿真,划分功能模块,系统级仿真,功能与性能指标,电路版图设计,后仿真,布局布线,规则验证,寄生参数,测试,模拟集成电路设计,数字集成电路设计,电路设计抽象级别,结构级,系统级,晶体管级,器件物理级,模拟集成电路设计,模拟电路设计,晶体管级原理图设计,SPICE,仿真,布局布线,(Layout),物理规则验证,(DRC:Design Rule Check),与电路图一致性验证,(LVS:Layout vs.Schematic),寄生参数提取,(PE:Parasitical Extraction),后仿真,GDSII,文件,CMOS,、双极,(Bipolar),、,Bi-CMOS,模拟集成电路设计流程图,见右图,设计方法可称为,自上至下,的设计方法。,该设计流程可分为,前端设计,和,后端设计,。通常,,前端设计,包括这个流程图中由上至下的五个方框,即从性能指标明细表到电路仿真以及判断仿真是否通过;,后端设计,是从版图设计开始到芯片测试过程。,模拟集成电路的,设计流程,(,1,),性能指标,要求明细表,详细给出设计的模拟集成电路的,指标,。,(,2,)选择合适的,电路结构,根据性能指标从经济的观点出发,选择合适的,电路结构,。,(,3,)手工,计算电路元器件参数,根据模拟电路的理论,估算电路能够实现的性能指标。,(,4,),电路图(或,SPICE,网表),编辑和修改,采用某种电路编辑软件,完成画电路图的任务,并通过仿真结果对电路参数进行修改。,(HSPICE,SPECTRE,ADS),模拟集成电路的设计流程,(,续,),(,5,),电路仿真,(,前仿真),对电路进行仿真并反复修改其电路中元件参数以达到设计目标要求。,(,6,),版图设计和验证,(,Layout,DRC,LVS,等),采用版图设计软件在指定的工艺规则下进行该电路的版图设计。,(,7,),流片和测试,(,tapeout),版图形成,GDS-II,文件送到芯片制造公司流片,流片后做测试。(在片测试,VS.,封装测试),7.3,模拟集成电路的电路仿真,模拟集成电路仿真的,重要性,:,模拟集成电路晶体管级的电路仿真是,确保模拟集成电路芯片设计成功,的重要措施之一。(前提:器件精确的建模),集成电路的投片生产成本高。,对设计进行全面而深入的电路仿真,,找出设计中存在的问题,优化电路中的器件参数,使电路的仿真结果满足设计指标要求并留有较宽的余量,。,模拟集成电路仿真的类型,(,1,),直流工作点,分析,仿真电路中每个节点的直流工作电压、流过电源的电流以及电路每个器件的直流参数。,(,2,),交流频率,分析,对电路中各待测节点进行频率分析,得到该节点的,幅频和相频特性,曲线。,(,3,),瞬态分析,电路中节点电压和支路电流等相关变量的时域分析,即,节点电压或支路电流,对时间变量的响应。,模拟集成电路仿真的类型,(,续,),(,4,)傅立叶分析,仿真电路中节点电压或支路电流时域信号的直流分量、基波分量和谐波分量的幅度和相位,该分析用于电路的,频谱分析,。,(,5,)噪声分析,仿真电路中节点电压或支路电流的,噪声功率密度,,分析计算电路中,各种无源器件或有源器件产生的噪声,。,(,6,)失真分析,用于仿真电路中的,谐波失真和内部调制失真,。,模拟集成电路仿真的类型,(,续,),(,7,),参数扫描分析,仿真电路中某个元件的参数在一定取值范围内变化时,对电路直流工作点、瞬态特性、交流频率特性的影响。,(,8,),温度扫描分析,研究不同温度下的电路特性。,(,9,)极,-,零点分析,用于求解交流小信号电路传递函数中极点和零点的个数及其数值。,模拟集成电路仿真的类型,(,续,),(,10,)传递函数分析,求解电路的输入源和电路的输出电压之间的传递函数,.,(,11,)直流和交流灵敏度分析,研究,元件参数变化,对电路中节点电压、支路电流的大小和频响特性指标的影响。,(,12,)最坏情况分析,通过仿真得到电路中元件参数在给定的误差条件下,电路特性变化的最坏可能结果。,模拟集成电路的工艺角仿真,集成电路工艺制造过程中,由于环境温度、掺杂浓度、曝光时间等各种制造条件的变化,会造成,不同的晶片之间以及不同的批次之间模型参数,的变化。,为了在一定程度上保证芯片的性能和成品率,工艺工程师们以“,工艺角”,的形式给出了器件的模型参数。,模拟集成电路的,工艺角仿真,(,续,),将,NMOS,和,PMOS,晶体管的,速度波动范围,限制在由四个角所确定的矩形内。这四个角分别是:,快,NMOS,与快,PMOS,、,慢,NMOS,与慢,PMOS,、,快,NMOS,与慢,PMOS,、,慢,NMOS,与快,PMOS,,,如右图所示。,模拟集成电路的工艺角仿真,(,续,),CMOS,工艺角,的仿真模型文件,:,*,MOS,model,*The mos model has 5 corners and each name as below:,*.lib,tt,:typical nmos,typical pmos,*.lib,ff,:fast nmos,fast pmos,*.lib,fs,:fast nmos,slow pmos,*.lib,sf,:slow nmos,fast pmos,*.lib,ss,:slow nmos,slow pmos,模拟集成电路的工艺角仿真,(,续,),这段注释指明了该仿真模型文件包含了,MOS,器件参数的,典型值和,4,个工艺角,参数值,并分别以,tt,、,ff,、,fs,、,sf,和,ss,为标识。,在电路的,Spice,网表中,通过,.lib,语句就可以选择不同情况下的器件参数进行电路仿真,。,7.4,模拟集成电路的,版图设计,要点,版图设计,基本要求,:,在整个集成电路设计过程中,,版图设计,是其中重要的一环,它将每个元件的,电路表示,转换成,物理设计,。同时,元件间连接的线网也被转换成几何连线图形。对于复杂的版图设计,一般把版图设计分成若干个子步骤进行。,1,),版图模块分划,为了将处理问题的规模缩小,通常把整个电路划分成若干个模块,分别设计子单元模块的版图,然后再组合起来。,2,),版图规划和布局,(,Floor-planning and layout,),其目的在于为每个模块在整个芯片中选择一个好的布图方案,从而使得传输信号通路与非相关信号通路分隔开,降低有用信号受干扰的程度。,3,),布线,布线是指根据一定的,规则和电路的限制,把布好局的各个模块用互连线连接起来,并进一步优化布线结果。,4,),压缩,压缩是指布线完成后的优化处理过程,其目的是为了进一步的减小芯片的面积。,版图,匹配设计,匹配设计,,主要是晶体管匹配设计和电阻电容匹配设计。晶体管匹配设计是为了,减小模拟电路的共模漂移电流和失调,,电阻电容匹配设计是为了,保证一定的匹配精度,。还可,抑制共模噪声,和,偶次谐波,。,1,)使用,相同尺寸的叉指(,finger,),结构,由于模拟集成电路经常有一些晶体管的沟道宽度很大,为了,减小,MOS,晶体管源漏结面积和栅电阻,,获得大的栅宽,常将其分为很多部分,就是我们所说的,叉指结构,。,2,)在可能的情况下,尽可能采用,大的栅长和栅宽的晶体管,。(匹配,VS.,速度),3,)要求匹配的晶体管在版图中,排列方向一致,。,4,)应使晶体管的排列以,中心对称,。,5,),尽量减少金属布线通过晶体管的有源区,。,运算放大器的设计课下学习,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸设计 > 开题报告


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!