FPGACPLD器件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,2,章,FPGA/CPLD,器件,1,2.1 PLD器件概述,2.2 PLD的根本原理与结构,2.3 低密度PLD的原理与结构,2.4 CPLD的原理与结构,2.5 FPGA的原理与结构,2.6 FPGA/CPLD的编程元件,2.7 边界扫描测试技术,2.8 FPGA/CPLD的编程与配置,2.9 FPGA/CPLD器件概述,2.10 FPGA/CPLD的开展趋势,内容,第,2,章,FPGA/CPLD,器件,2,2.1,PLD,器件概述,PLD的开展历程,熔丝编程的,PROM,和,PLA,器件,AMD,公司推出,PAL,器件,GAL,器件,FPGA,器件,EPLD,器件,CPLD,器件,内嵌复杂功能模块的,SoPC,3,1985年，美国Xilinx公司推出了现场可编程门阵列（FPGA，Field Programmable Gate Array）,CPLD（Complex Programmable Logic Device），即复杂可编程逻辑器件，是从EPLD改进而来的。,PLD的开展,4,PLD,的集成度分类,一般将,GAL22V10,（,500,门,750,门）作为简单,PLD,和高密度,PLD,的分水岭,5,四种,SPLD,器件的区别,6,PLD器件按照可以编程的次数可以分为两类：,(1)一次性编程器件（OTP，One Time Programmable）,(2)可屡次编程器件,OTP类器件的特点是：只允许对器件编程一次，不能修改，而可屡次编程器件则允许对器件屡次编程，适合于在科研开发中使用。,按编程特点分类,7,(1),熔丝（,Fuse,）,(2),反熔丝（,Antifuse,）编程元件,(3),紫外线擦除、电可编程，如,EPROM,。,(4),电擦除、电可编程方式，,(EEPROM,、快闪存储器（,Flash Memory,），如多数,CPLD,(5),静态存储器（,SRAM,）结构，如多数,FPGA,按编程元件和编程工艺分类,非易失性,器件,易失性器件,8,PLD,器件的原理结构图,2.2 PLD的根本原理与结构,9,数字电路符号表示,数字逻辑电路的两种国标符号对照,10,PLD,电路符号表示,PLD,的输入缓冲电路,PLD,与阵列表示,PLD,或阵列表示,11,PLD,连接表示法,12,2.3,低密度,PLD,的原理与结构,PROM,PROM,的逻辑阵列结构,13,PROM,PROM,表达的,PLD,阵列图,14,PROM,用,PROM,完成半加器逻辑阵列,15,PLA,PLA,逻辑阵列示意图,16,PAL,PAL,结构,PAL,的常用表示,17,PAL,PAL22V10局部结构图,18,GAL,GAL22V10,的结构（局部）,19,GAL22V10,的,OLMC,结构,20,CPLD,器件,的结构,2.4 CPLD,的原理与结构,21,CPLD,器件宏单元内部结构示意图,22,典型,CPLD,器件的结构,MAX 7000S,器件的内部结构,23,MAX 7000S,器件的宏单元结构,24,MispLSI 1032,器件的,GLB,的结构,25,XC9500,器件的宏单元结构,26,2.5 FPGA,的原理与结构,查找表结构,27,查找表原理,28,查找表结构,4,输入,LUT,及内部结构图,29,FPGA,器件的内部结构示意图,30,典型,FPGA,的结构,XC4000,器件的,CLB,结构,31,Cyclone,器件的,LE,结构（普通模式）,典型,FPGA,的结构,32,1,熔丝,(Fuse),型器件,2,反熔丝,(Anti-fuse),型器件,3,EPROM,型，紫外线擦除电可编程,4,EEPROM,型,6,SRAM,型,5,Flash,型,2.6 FPGA/CPLD,的编程元件,33,边界扫描电路结构,为了解决超大规模集成电路（VLSI）的测试问题，自1986年开始，IC领域的专家成立了“联合测试行动组（JTAG，Joint Test Action Group），并制定出了IEEE 1149.1边界扫描测试（BST，Boundary Scan Test）技术标准,2.7,边界扫描测试技术,34,引 脚,描 述,功 能,TDI,测试数据输入,(Test Data Input),测试指令和编程数据的串行输入引脚。数据在,TCK,的上升沿移入。,TDO,测试数据输出,(Test Data Output),测试指令和编程数据的串行输出引脚，数据在,TCK,的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。,TMS,测试模式选择,(Test Mode Select),控制信号输入引脚，负责,TAP,控制器的转换。,TMS,必须在,TCK,的上升沿到来之前稳定。,TCK,测试时钟输入,(Test Clock Input),时钟输入到,BST,电路，一些操作发生在上升沿，而另一些发生在下降沿。,TRST,测试复位输入,(Test Reset Input),低电平有效，异步复位边界扫描电路,(,在,IEEE,规范中，该引脚可选,),。,边界扫描,IO,引脚功能,35,边界扫描数据移位方式,36,2.8 FPGA/CPLD,的编程与配置,未编程前先焊接安装,减少对器件的触摸和损伤,不计较器件的封装形式,系统内编程,-ISP,样机制造方便,支持生产和测试流程中的修改,在系统现场重编程修改,允许现场硬件升级,迅速方便地提升功能,ISP,功能提高设计和应用的灵活性,37,下载接口引脚信号名称,引脚,1,2,3,4,5,6,7,8,9,10,PS,模式,DCK,GND,CONF_DONE,VCC,nCONFIG,-,nSTATUS,-,DATA0,GND,JATG,模式,TCK,GND,TDO,VCC,TMS,-,-,-,TDI,GND,2.8 FPGA/CPLD,的编程与配置,USB-Blaster,下载电缆,38,JTAG,方式的在系统编程,CPLD,编程下载连接图,39,JTAG,方式的在系统编程,多个,MAX,器件的,JTAG,链配置方式,40,FPGA,器件的配置,Cyclone,器件的,AS,模式配置电路,41,FPGA,专用配置器件,EPCS,器件配置,FPGA,的电路原理图,42,使用单片机配置,FPGA,微处理器,PS,模式配置,FPGA,的电路连接图,43,2.9 FPGA/CPLD,器件概述,Lattice,公司,CPLD,器件系列,ispLSI,器件的结构与特点,（,1,）采用,UltraMOS,工艺。,（,2,）系统可编程功能，所有的,ispLSI,器件均支持,ISP,功能。,（,3,）边界扫描测试功能。,（,4,）加密功能。,（,5,）短路保护功能。,44,2.9 FPGA/CPLD,器件概述,Lattice,公司,CPLD,器件,系列,ispMACH4000,系列,Lattice EC&ECP,系列,ispMACH4000,系列,CPLD,器件有,3.3V,、,2.5V,和,1.8V,三种供电电压，分别属于,ispMACH 4000V,、,ispMACH 4000B,和,ispMACH 4000C,器件系列。,45,2.9 FPGA/CPLD,器件概述,Xilinx,公司的,FPGA,和,CPLD,器件系列,1.Virtex-4,系列,FPGA,2.Spartan,&Spartan-3&Spartan 3E,器件系列,3.XC9500&XC9500XL,系列,CPLD,4.Xilinx FPGA,配置器件,SPROM,5.Xilinx,的,IP,核,46,2.9 FPGA/CPLD,器件概述,Altera,公司,FPGA,和,CPLD,器件系列,1.Stratix II,系列,FPGA,2.Stratix,系列,FPGA,3.ACEX,系列,FPGA,4.FLEX,系列,FPGA,5.MAX,系列,CPLD,6.Cyclone系列FPGA低本钱FPGA,7.Cyclone II,系列,FPGA,8.MAX II,系列器件,9.Altera,宏功能块及,IP,核,47,2.10 FPGA/CPLD的开展趋势,1）向大规模、高集成度方向进一步开展,2）向低电压、低功耗的方向开展,3）向高速可预测延时的方向开展,4,）在,PLD,器件内嵌入更多功能模块,5）向模数混合可编程方向开展,48,习 题,2,2.1 PLA和PAL在结构上有什么区别？,2.2 说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？,2.3 简述基于乘积项的可编程逻辑器件的结构特点。,2.4 基于查找表的可编程逻辑结构的原理是什么？,2.5 基于乘积项和基于查找表的结构各有什么优点？,2.6 CPLD和FPGA在结构上有什么明显的区别，各有何特点？,2.7 FPGA器件中的存储器块有何作用？,2.8 Altera的MAX 器件是属于CPLD还是FPGA，请查阅有关资料并进行分析。,2.9 边界扫描技术有什么优点？,2.10 说说JTAG接口都有哪些功能。,2.11 FPGA/CPLD器件未来的开展趋势有哪些？,49,