S3C44B0X时钟电源管理器功能及应用开发

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,S3C44B0X时钟电源管理器功能及应用开发,曹 晨,雷振达,2006-11,1,内容提要,S3C44B0X时钟电源管理器概述,S3C44B0X时钟发生器,S3C44B0X电源管理器的功能,2006-11,2,2006-11,3,S3C44B0X时钟电源管理器概述,时钟发生器,产生CPU和外设所需要的时钟信号,输入,晶体(6-20MHz),外部时钟(1-66MHz),输出,PLL输出,直接输出外部时钟,2006-11,4,S3C44B0X时钟电源管理器概述（续）,电源管理器,提供5种电源管理方案,以保持最佳的功耗,正常模式,低速模式,空闲模式,停止模式,LCD的SL空闲模式,2006-11,5,时钟发生器框图,2006-11,6,相关管脚,信号,类型,描述,OM3:2,输入,决定时钟产生方式,EXTCLK,输入,外时钟源,不用时接高,XTAL0,模拟输入,晶体输入,不用时接高,EXTAL0,模拟输出,晶体输出,不用时浮空,PLLCAP,模拟输入,接PLL的滤波电容,CLKout,输出,时钟输出,2006-11,7,时钟源的选择,OM3:2的采样时间是在nRESET信号的上升沿.,直到用户向PLLCON寄存器中写入有效的设置后PLL的输出才作为MCLK,否则外部时钟信号直接作为MCLK使用,2006-11,8,参数,描述,tRESW,时钟稳定后复位保持时间,最小4MCLK周期,tMDRH,复位结束后模式设置保持时间,最小3ns,2006-11,9,PLL(锁相环),是用于根据输入时钟在频率和相位上产生同步的输出信号的电路,为什么要使用PLL?,常用的晶体振荡器无法满足电子业日新月异的发展和要求,其频率值是单一的，最多只能在很小的频段内进行微调,PLL优缺点,优点：结构简单，输出频率纯度高，易于得到大量的离散频率,缺点：瞬时频率稳定度较差，频率转换时间较长,2006-11,10,PLL原理图,相位差检测器(PFD),回环滤波器(LF),压控振荡器(VCO),2006-11,11,PLL原理,鉴相器,检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出,回环滤波器,是一个低通滤波器,为了避免VCO过载,将鉴相器输出的高频部分和噪声滤掉,输出一个电压来控制VCO改变频率,压控振荡器,根据输入的电压调整产生的频率并向输入信号的频率靠拢，直至消除频差而锁定,2006-11,12,S3C44B0X的PLL,增加了3个分频器P、M和S,PUMP(充电泵),对鉴相器的输出信号转换成相应的充电电压,2006-11,13,PLL输出的时钟频率,PLL的通用条件,2006-11,14,参考电路,2006-11,15,时钟控制逻辑,选择时钟-PLL输出时钟或直接使用外部时钟,在PLL输出时钟频率改变时,在输出稳定之前禁止输出,在上电复位和从power-down模式中唤醒的时候也起作用,2006-11,16,PLL锁定时间,PLL输出稳定所需时间(208us),t,lock,=(1/f,in,)*n,n=LTIMECNT的值,这个值在以下情况由内部逻辑自动插入锁定时间计数寄存器(lock time count register),重启(nRESET),从STOP模式唤醒,从SL_IDLE模式唤醒,2006-11,17,2006-11,18,电源管理,功能：通过软件设置来控制系统时钟，以降低功耗,相关部件,PLL,时钟控制逻辑,外设的时钟控制,Wake-up信号,模式：5种,2006-11,19,正常模式（NORMAL）,基本模块正常工作,CPU Core,Bus Controller,Memory Controller,Interrupt Controller,Power Management block,外设正常工作，但可通过软件设置关闭指定外设的时钟（Clock Control RegisterCLKCON）,2006-11,20,空闲模式（IDLE）,停止向CPU Core提供时钟,Bus Controller、Memory Controller、Interrupt Controller、Power Management block仍有时钟,进入方式：设置IDLE_BIT=1，有一些的延时,退出方式：,EINT7:0、RTC告警中断或其他中断,2006-11,21,停止模式（STOP）,功耗最低，所有模块被停止,进入方式：在正常模式或低速模式下设置STOP_BIT=1,有一定的延时,延迟时间=16个外时钟周期,如果在低速模式可直接进入,退出方式：,外部中断或RTC告警中断；,不能直接返回正常模式，要先进入解冻(THAW)模式，直到向CLKCON写入有效的值,2006-11,22,停止模式（续1）,2006-11,23,停止模式（续2）,DRAM必须处在自刷新状态(Self-Refresh)，以保持数据,LCD要停止显示，否则系统会挂起,所有的端口要配置好，以减少功耗（如：PCONG）,在进入停止模式时必须经过PLL打开的低速模式,在进入停止模式的最后三个时钟周期不响应唤醒请求,在进入停止模式时，MCLK的频率必须比Fin的2.5倍高,在使用电平触发的EINT模式时，进入停止模式时，不能有电平触发的EINT唤醒信号，否则，取消进入停止模式,2006-11,24,LCD的SL空闲模式（SL_IDLE）,基本模块中除了LCD控制器都停止,功耗比空闲模式低,进入方式：只能从关闭PLL的低速模式进入，设置SL_ILDE=1,DRAM必须处在自刷新状态,退出方式：EINT或RTC告警中断，返回低速模式,2006-11,25,SL_IDLE（续）,2006-11,26,低速模式（SLOW）,降低频率以减少功耗，还可以关闭PLL以去掉PLL自身的功耗,输出时钟由外时钟分频得到，分频由CLKSLOW中的SLOW_VAL决定。,进入方式：正常模式下设置SLOW_BIT=1,退出方式：设置SLOW_BIT=0,Fout的频率,SLOW_VAL的值,Fin/(2xSLOW_VAL),SLOW_VAL0,Fin,SLOW_VAL=0,2006-11,27,2006-11,28,模式转换状态图,2006-11,29,各种模式下功耗比较,各模式下的DC电气特性,关闭各IO模块可节省的功耗,2006-11,30,NORMAL,IDLE,SLOW,SL_IDLE,STOP,功耗,最高,高,低,较低,最低,基本模块,全工作（高频）,仅CPU不工作,全工作,PLL可选择（低频）,仅LCD控制器工作,全不工作,进入模式,SLOW,IDLE,NORMAL,SLOW,NORMAL,IDLE,SL_IDLE,SLOW,NORMAL,SLOW,经PLL-on SLOW进入,退出模式,SLOW,IDLE,NORMAL,SLOW,NORMAL,IDLE,SL_IDLE,SLOW,经THAW返回,NORMAL,SLOW,转换途径,设置寄存器,EINT,RTC,其他中断,设置寄存器,EINT,RTC,EINT,RTC,2006-11,31,其他相关事项,进入IDLE模式时，电源管理模块要收到CPU应答才能真正进入,PLL仅能在SLOW模式下，通过软件设置打开或关闭,在STOP和SL_IDLE模式下，数据总线(D31:0)处于高阻态，可通过设置PUPC,PUPD或PUPS来减少其上拉电阻的功耗,在STOP和SL_IDLE模式下，输出管脚若是低电平，由内部寄生电阻维持状态，若是高电平将不再维持,在进入STOP模式后，ADC也必须处在power-down模式下（可通过ADCCON设置）,2006-11,32,相关寄存器,寄存器名,地址,初始值,描述,PLLCON,0 x10D80000,0 x38080,PLL设置寄存器,CLKCON,0 x10D80004,0 x7FF8,时钟设置寄存器,CLKSLOW,0 x10D80008,0 x9,低速时钟控制寄存器,LOCKTIME,0 x10D8000C,0 xFFF,PLL锁时计数寄存器,2006-11,33,PLLCON,计算公式,F,pllo,*2,s,=0;s-),/fvco must small than MAX_FVCO value,fvco=Mclk*pow2s;,if(fvcoMAX_FVCO)continue;,/P value:0-63,Fin/(p+2)must in 1-2,for(p=0;p=2 change to next p value,if(Fin/(p+2)=2)continue;,/M value:0-255,for(m=0;m256;m+),tmpMclk=clkXtal*(m+8)/(p+2)*pow2s);,if(tmpMclk=Mclk)return;,2006-11,38,进入STOP模式,nop,nop,nop,nop,;enter POWERDN mode,ldr r0,=CLKCON,str r2,r0,;wait until enter STOP mode and,;until wake-up,ldr r0,=0 x10,subs r0,r0,#1,bne%B0,;关闭外设和LCD,;设置唤醒中断,;r0=CLKCON=0 x01,mov r2,r0,ldr r0,=REFRESH,ldr r3,r0,mov r1,r3,orr r1,r1,#0 x400000,;self-refresh enable,str r1,r0,;Wait until self-refresh is issued.,nop,nop,nop,2006-11,39,从STOP模式返回NORMAL,;exit from DRAM/SDRAM self refresh mode.,ldr r0,=REFRESH,str r3,r0,;enter THAW mode,write value to CLKCON to,;change to NORMAL mode,mov r3,#0 x7ff8,mov r0,=CLKCON,str r3,r0,;Turn on LCD,and return original port,;configurations,2006-11,40,进入和退出SLOW模式,/Enter Slow Mode,/PLL off,SLOW mode,SLVAL=5 Fout=Fin/(2*SLVAL)=1MHz,rCLKSLOW=5|(14)|(11MHz),.,/Exit Slow Mode,/change memory control register(1MHz-66MHz),/PLL on,rCLKSLOW=2|(14)|(05);,/wait during PLL lock-time,for(i=0;i2048;i+);,/exit SLOW mode(disable slow_bit),rCLKSLOW=2;,2006-11,41,