集成电路的基本制造工艺

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,典型的双极集成电路中晶体三极管的主要制造过程,P,N,+,隐埋层,N,+,隐埋层,N,P,+,隔离岛,P,P,N,+,N,+,e,b,c,e,c,b,复习,PN,结隔离工艺简单，与元件制作工艺基本相容，是目前应用最多的隔离方法。,双极集成电路工艺,电隔离,自然隔离,PN,结隔离,全介质隔离,PN,结,介质混合隔离,双极集成电路工艺分类,在集成电路中，,P,型衬底接最负电位,，以使隔离结处于反偏。典型的,PN,结隔离的掺金,TTL,电路总的工序,40,道左右,。需要,六次光刻,。,1,2 MOS,集成电路的基本制造工艺,MOS,集成电路分为,PMOS,集成电路、,NMOS,集成电路、,CMOS,集成电路。在,PMOS,、,NMOS,集成电路中又因其负载电阻的不同分为,:E/R,(,电阻负载,),、,E/E,(,增强型,MOS,管负载,),、,E/D,(,耗尽型,MOS,管负载,),MOS,集成电路。根据栅极制造工艺的不同分为,:,铝栅工艺和硅栅工艺,(,栅电极为掺杂多晶体,),MOS,集成电路,。,1,2 MOS,集成电路的基本制造工艺,根据栅极制造工艺的不同分为：铝栅工艺和硅栅工艺,(,栅电极为掺杂多晶体,),。,PMOS,集成电路,MOS,NMOS,集成电路,CMOS,集成电路,E/R(,电阻负载,),E/E(,增强型,MOS,管负载,),E/D(,耗尽型,MOS,管负载,),铝栅硅栅,NMOS,管结构示意图,NMOS,剖面示意图,根据阱的导电类型,CMOS,可分为,P,阱,CMOS,、,N,阱,CMOS,和双阱,CMOS,电路。,(,P,阱上做,NMOS,),P,阱,CMOS,与,NMOS,器件有良好的兼容性。,(,N,阱上做,PMOS,),N,阱,CMOS,与,PMOS,器件有良好的兼容性。双阱工艺是在衬底上制做出,P,阱和,N,阱。,P,阱上做,NMOS,管，,N,阱上做,PMOS,管。这样可以独立调节两种沟道,MOS,管的参数，使,CMOS,电路达到最优的特性。,制做典型的,P,阱硅栅,CMOS,需要,五十多道工序,，需要,十次光刻,。,1.2.2 CMOS,集成电路工艺,制做典型的,P,阱硅栅,CMOS,需要,五十多道工序,，需要,十次光刻,。,1.2.2 CMOS,集成电路工艺,CMOS,可分为：,P,阱,CMOS,N,阱,CMOS,双阱,CMOS,与,PMOS,器件有良好的兼容性。,与,NMOS,器件有良好的兼容性。,可以独立调节两种沟道,MOS,管的参数，使电路达到最优的特性。,CMOS,集成电路工艺,N,P,N,+,P,+,P,+,P,阱区光刻、,阱区注入形成阱区,P,阱硅栅,CMOS,工艺,N,+,D,S,S,D,G,G,CMOS,集成电路工艺,P,N,P,+,N,+,N,+,P,阱区光刻、,阱区注入形成阱区,N,阱硅栅,CMOS,工艺,P,+,D,S,S,D,G,G,由于,驱动管,NPN,制作在低掺杂的衬底上，所以降低了驱动管的结电容和衬底偏置效应。,1,3 Bi-CMOS,工艺,Bi-CMOS,工艺,是把双极器件和,CMOS,器件,制做在同一芯片上,。它综合了两种器件的优点，给高速度、高集成度、高性能的,LSI,及,VLSI,的发展开辟了一条新的道路。,优势互补、取长补短。,Bi-CMOS,工艺可分为两大类：,一类是以,CMOS,工艺为基础的；另一类是以标准双极工艺为基础的。以标准双极工艺为基础的,Bi-CMOS,工艺对保证器件中的双极器件有利。影响,Bi-CMOS,工艺器件性能的主要是双极部分，因此以标准双极工艺为基础的,Bi-CMOS,工艺用得较多。,1,3 Bi-CMOS,工艺,把双极器件和,CMOS,器件,制做在同一芯片上,。,优势互补、取长补短。,Bi-CMOS,工艺：,以,CMOS,工艺为基础,以双极工艺为基础,对保证器件中的器件有利。,对保证器件中的双极器件有利。,P,阱,影响,Bi-CMOS,工艺器件性能的主要是双极部分，因此,以双极工艺为基础的用得较多,。,N,阱,P,阱,双阱,以,P,阱,CMOS,工艺为基础的,Bi-CMOS,器件剖面示意图,N,-,SUB,P,阱,P,阱,N,+,P,+,N,+,N,+,N,+,P,+,C,E,S,C,C,G,G,B,D,以,N,阱,CMOS,工艺为基础的,Bi-CMOS,器件剖面示意图,P,-,SUB,N,阱,N,阱,N,+,N,+,S,P,+,D,G,C,G,P,+,N,+,P,+,S,N,+,D,B,E,以,N,阱,CMOS,工艺为基础的,Bi-CMOS,器件剖面图,三种以,PN,结隔离双极型工艺为基础的,P,阱,Bi-CMOS,器件剖面图,以双极型工艺为基础的双埋层双阱,Bi-CMOS,器件剖面图,以双极工艺为基础的,Bi-CMOS,器件剖面示意图,P,-,SUB,N,+,隐埋层,P,+,隐埋层,N,+,隐埋层,P,+,隐埋层,外延层,P,阱,P,阱,N,阱,N,阱,N,+,N,+,N,+,P,+,P,+,G,G,C,B,E,C,C,C,C,N,1,3 Bi-CMOS,工艺,把双极器件和,CMOS,器件,制做在同一芯片上,。,优势互补、取长补短。,Bi-CMOS,工艺：,以,CMOS,工艺为基础,以双极工艺为基础,对提高器件中的双极器件有利。,对提高器件中的双极器件有利。,P,阱,影响,Bi-CMOS,工艺器件性能的主要是双极部分，因此,以双极工艺为基础的用得较多,。,N,阱,P,阱,双阱,作业题：,1,根据阱的导电类型，,CMOS,电路可分为,、,、双阱,CMOS,电路。,2,典型的,P,阱硅栅,CMOS,工艺光刻次数为。,A,、,6,次；,B,、,10,次；,C,、,20,次；,D,、,30,次,3.Bi-CMOS,工艺是。,A,、制作双极性元件；,B,、制作单极性元件；,C,、把双极性、单极性元件制作在同一芯片上；,D,、制作,CMOS,元件。,