资源描述
,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,1,、计算机系统：计算机硬件和计算机软件。,计算机（指硬件）应由,运算器,、,控制器,、,存储器,、,输入设备,和,输出设备,五大基本部件组成。,运算器和控制器合称为,中央处理器；,运算器,是对信息进行处理和运算的部件。经常进行的运算是算术运算和逻辑运算，所以运算器又称为算术逻辑运算部件；,控制器,是整个计算机的指挥中心，它的主要功能是按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。,存储器,是用来存放程序和数据的部件，它是一个记忆装置，也是计算机能够实现,“,存储程序控制,”,的基础，常见的三级存储系统是：,cache,、主存储器和外存储器；,外围设备,是指除了,CPU,和内存以外的其它设备。,第一章 计算机系统概论,1,2,2,、冯,诺依曼型计算机的基本工作原理：,“,存储程序，按地址顺序执行,”,。,3,、,简述,计算机,系统,的层次结构。,3,1,、数制及其转换,2,、定点数的表示方法及数的表示范围；定点加法、减法、乘法、除法运算；溢出的概念及检测方法。,3,、,数值数据的编码：,有符号数的表示,原码表示法,补码表示法,反码表示法,移码表示法,补码运算,第二章 运算方法和运算器,4,已知,x=+23D,，,y=-51D,，设,n=8,，用补码计算,x+y,=,？，,x-y,=,？并说明是否有溢出。,解：,x=+10111,，,y=-110011,补,00,0010111,，,补,11,1001101,补,00,0010111,补,11,1001101,补,11,1100100,所以,补,=,11,1100100,补码表示,所以,-,0011100,真值表示,例题,5,补,00,0010111,，,补,11,1001101,-,补,00,0110011,补,00,0010111,补,00,0110011,补,00,1001010,所以,补,=,00,1001010,补码表示,所以,+,1001010,真值表示,6,码制表示法小结,X,原,、,X,反,、,X,补,用,“,0,”,表示正号，用,“,1,”,表示负号；,X,移,用,“,1,”,表示正号，用,“,0,”,表示负号。,如果,X,为正数，则,X,原,=X,反,=X,补,。,如果,X,为,0,，则,X,补,、,X,移,有唯一编码，,X,原,、,X,反,有两种编码。,移码与补码的形式相同，只是符号位相反。,7,数据的四种机器表示法中，,移码,表示法主要用于表示,浮点数的阶码,。由于,补码,表示对加减法运算十分方便，因此目前机器中广泛采用补码表示法。在这类机器中，数用补码表示、补码存储、补码运算。也有些机器，数用原码进行存储和传送，运算时改用补码。还有些机器在做加减法时用补码运算，在做乘除法时用原码运算。,8,4,、,逻辑运算,5,、机器中的浮点表示；浮点数的规格化表示；,6,、浮点运算方法和浮点运算器,浮点加法,/,减法运算,完成浮点加减运算的操作过程大体分为,五,步：,1.0,操作数的检查；,2.,比较阶码大小并完成对阶；,3.,尾数进行加或减运算；,4.,结果规格化并进行舍入处理；,5.,溢出处理,9,浮点乘法,/,除法运算,浮点数的乘除运算大体分为,五,步：,1.0,操作数检查；,2.,阶码加,/,减操作；,3.,尾数乘,/,除操作；,4.,结果规格化及舍入处理,；,5.,溢出处理,。,7,、流水线的基本概念,10,练习,1,、某机字长,32,位，其中,1,位符号位，,31,位表示尾数。若用定点小数表示，则最大正小数为,_,。,A.+,（,1,2,-32,）,B.+,（,1,2,-31,）,C.2,-32,D.2,-31,2,、设,X=,（,29/64,）,10,，则在定点纯小数机器中，当,n=8,（字长,n+1,）时，其二进制形式是,。,A,0.10000100B B,0.11110001B,C,0.01111000B D,0.01110100B,11,3,、设,X=01001111B,，,Y=11100111B,则,XY=,A,11001011B B,01000111B,C,10111100B D,11101111B,4,、,简述浮点数规格化的目的以及方法。,12,1,、存储器概念及分类；,2,、在现代计算机中，总是采用多种运行原理不同，性能差异很大的存储介质分别构建高速缓冲存储器、主存储器和虚拟存储器等等，再将它们组成多级结构的统一管理、调度的一体化存储器系统，重点解决访问速度、存储容量等突出矛盾。,第三章 内部存储器,13,3,、存储器的分级：对存储器的要求是容量大、速度快、成本低，但在一个存储器中要求同时兼顾这三方面是困难的。为了解决这方面的矛盾，目前在计算机系统中，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。,CPU,能直接访问的存储器为内存储器，它包括,cache,和主存储器，,CPU,不能直接访问外存储器，外存储器的信息必须调入内存储器后才能为,CPU,进行处理。,4,、主存储器的技术指标,5,、存储器容量的扩充,6,、并行存储器：双端口存储器、多模块交叉存储器,14,7,、,cache,：,cache,的命中率：,h=,N,c,/(,N,c,+N,m,),；其中,N,c,表示在一个程序执行期间,cache,完成存取的总次数，,N,m,表示主存完成存取的总次数；,cache/,主存系统的平均访问时间,t,a,为：,t,a,=h,t,c,+(1-h),t,m,，其中,t,c,表示命中时的,cache,访问时间，,t,m,表示未命中时的主存访问时间，,1-h,表示未命中率；,主存慢于,cache,的倍率：,r=t,m,/,t,c,访问效率：,e=,t,c,/,t,a,=1/r+(1-r)h,15,主存与,cache,地址映射,全相联,直接映射,组相联,替换策略,最不经常使用（,LFU,）算法,近期最少使用（,LRU,）算法,随机替换,16,练习,1,、计算机系统中的存储器系统是指,_,。,A.RAM,存储器,B.ROM,存储器,C.,主存储器,D.cache,、主存储器和外存储器,2,、在多级存储体系中，,“,cache,主存,”,结构的作用是解决,_,的问题。,A.,主存容量不足,B.,主存与辅存速度不匹配,C.,辅存与,CPU,速度不匹配,D.,主存与,CPU,速度不匹配,17,3,、某计算机字长,32,位，其存储容量为,4MB,，若按字编址，它的寻址范围是,_,。,A.4MB B.1M C.4M D.2MB,4,、已知,cache,命中率,h=0.98,，主存比,cache,慢,4,倍，主存存取周期为,200ns,，求,cache/,主存的效率和平均访问时间。,5,、有一个内部结构为,64,16,的,1K,4,的,DRAM,芯片，读写周期为,0.1,s,若采用集中刷新方式，且单元刷新间隔不超过,2ms,，则存储器刷新一遍最少需要,个读写周期。,A,20000 B,1 C,10 D,64,18,6,、下列叙述中错误的是,A,cache,的功能全部由硬件实现。,B,引入虚拟存储系统的目的，是为了加快外存的存 取速度。,C,兼容机之间的指令系统是相同的，但硬件的实现 方法可以不同。,D,在主机中，除了寄存器，还有内存也能保存数据。,19,第四章 指令系统,1,、指令格式,分类：三,/,二,/,一,/,零 地址,二地址指令格式中，从操作数的物理位置来说，又可归结为三种类型。,存储器,-,存储器（,SS,）型指令,寄存器,-,寄存器（,RR,）型指令,寄存器,-,存储器（,RS,）型指令,20,2,、指令字长度,指令字长度：一个指令字中包含二进制代码的位数。,机器字长：计算机能直接处理的二进制数据的位数，决定了计算机的运算精度。,机器字长通常与主存单元的位数一致。,单字长指令：指令字长度等于机器字长度的指令。,半字长指令：指令字长度等于半个机器字长度的指令。,双字长指令：指令字长度等于两个机器字长度的指令。,21,3,、,指令,的寻址方式,顺序寻址方式,跳跃寻址方式,4,、,操作数,寻址方式,立即寻址：操作数直接在指令字中给出；,直接寻址：在指令的操作数地址字段直接给出操作数在存储器中的地址；,寄存器寻址方式：在指令字中直接给出操作数所在的通用寄存器的编号；,22,寄存器间接寻址方式：,在寄存器中给出的不是一个操作数，而是操作数地址，操作数往往是在存储器中；,相对寻址：,是指把,程序计数器,PC,的内容加上指令字格式中给出的形式地址（称为,相对寻址偏移量,）而形成操作数的有效地址；,基址寻址：,是指把在指令字中给出的一个数值与一个特定的寄存器（称为,基地址寄存器,）的内容相加之和作为操作数的地址；,变址寻址：,指把在指令字中给出的一个数值（称为,变址偏移量,）与指定的一个寄存器（称为,变址寄存器,）的内容相加之和作为操作数的地址。,23,练习,1,、只有操作码而没有地址码的指令称为,地址指令。,2,、,CPU,从,取出一条指令并执行这条指令的时间和称为,。由于各种指令的操作功能不同，各种指令的指令周期是,。,3,、以下四种类型指令中，执行时间最长的是,_,。,A.RR,型指令,B.RS,型指令,C.SS,型指令,D.,程序控制指令,24,4,、设操作数地址在寄存器中，则其寻址方式是,A,立即寻址,B,寄存器间接寻址,C,寄存器寻址,D,相对寻址,5,、设有一个,4,级流水线每个过程段所需时间分别为：,1,=70ns,，,2,=60ns,，,3,=90ns,，,4,=80ns,；缓冲寄存器,L,的延时为,t,=10ns,，求该流水线加速比,。,25,1,、,CPU,的功能,指令控制,操作控制,时间控制,数据加工,2,、控制器的功能,第五章 中央处理机,26,3,、,CPU,中的主要寄存器,数据缓冲寄存器,DR,指令寄存器,IR,程序计数器,PC,数据地址寄存器,AR,通用寄存器（,R,0,R,3,),状态条件寄存器,PSW,4,、操作控制器,硬布线控制器,微程序控制器,27,5,、指令周期：取出一条指令并执行这条指令所需的时间。指令周期常常用若干个,CPU,周期数来表示。,6,、,CPU,周期：一个机器周期一般完成一个基本操作。通常用内存中读取一个指令字的最短时间来规定,CPU,周期，也叫总线周期；一个,CPU,周期时间又包含有若干个时钟周期。,7,、时钟周期：通常称为节拍脉冲或,T,周期，它一般是处理操作的最基本单位。,8,、掌握各指令周期是如何实现的。,28,9,、要求熟练地画出指令周期流程图（操作序列图）,10,、微程序控制器,微程序控制原理,微程序控制器原理框图,微命令和微操作,微操作可分为相容性和相斥性,29,30,机器指令与微指令的关系,一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的操作划分成若干条微指令来完成，由微指令进行解释和执行。,31,11,、微命令编码,直接表示法,编码表示法,混合表示法,12,、流水,CPU,计算机的并行技术主要有三种形式：,时间并行：时间重叠,空间并行：资源重复,时间并行,+,空间并行,流水,CPU,是以时间并行性为原理构造的处理器,32,13,、流水线中的主要问题,资源相关,数据相关,控制相关,33,第六章 总线系统,1,、总线的基本概念,2,、总线的特性,物理特性,功能特性,电气特性,时间特性,3,、总线带宽,指总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒（,MB/s,）或其他单位，要求会计算。,34,4,、传输信息采用三种方式：,串行传送,并行传送,分时传送,5,、总线的仲裁,集中式仲裁,链式（菊花式）查询方式,计数器定时查询方式,独立请求方式,分布式仲裁,35,第七章 外围设备,1,、磁盘上信息的分布,记录面,磁道,扇区,
展开阅读全文