资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第四次实验,任务：移位存放器及应用,设计双向八位彩灯控制电路,4位串行加法电路设计,选用器件:74LS194双向移位存放器,74LS74D触发器和少量门,2,片,74LS194,级联成,8,位左移或右移电路,SR,2,=Q,D1,SL,1,=Q,A2,。,2.为使灯点亮，总的移入数据：SR,1,=SL,2,=1。,(1),(2),FF1,FF2,CP1,CP,D2,参考电路,双向八位彩灯控制电路设计,参考电路,3.FF,1,的输出控制74LS194的移位方向，FF,1,构成了T触发器，当有CP,1,时FF,1,翻转使74LS194换向移位。,(1),(2),FF1,FF2,CP1,CP,D2,参考电路,(1),(2),FF1,FF2,CP1,CP,D2,4.当8个灯未全亮时(D,2,=0)，每个CP的到来使 Q,2,=0;,当8个灯全亮时(D,2,=1),下个CP来时Q,2,=0 灯全灭。,同时：Q,2,=1产生CP,1,使FF1触发翻转控制换向。,Q,2,Q,2,参考电路,(1),(2),FF1,FF2,CP1,CP,D2,5.当8个灯被熄灭后(D,2,=0)，下个CP来时 Q,2,=0，使CP1回到0态。,Q,2,=1，释放74LS194的清0端，使之可以移位。,以后，每来一个CP，等按新的方向逐个点亮。,Q,2,Q,2,波形,实验报告答复以下问题：,1.画输出波形需包含19个CP。,2.如cp1到来使第一个灯亮，并说明,CP8、CP9、CP10、CP11 时电路的工作状态。,预习报告要求：,1.设计电路。,2.简述工作原理。,1,11,8,9,10,19,18,4位串行加法电路设计,194(1):被加数，低位串出。,194(2):加数，低位串出。,194(3):最终和，高位串入。,:1位全加器，进行1位加法。,D:存放本位进位，使之参与高,位相加。,被加数和加数设置,如执行：67,第1拍:置数,置数,=011,0,=011,1,+,0,01,=0000,=001,1,=001,1,+,0,10,=,1,000,第2拍:右移,右移,=011,0,=011,1,+,0,01,=0000,第1拍:置数,=001,1,=001,1,+,0,10,=,1,000,第3拍:右移,右移,=011,0,=011,1,+,0,01,=0000,第1拍:置数,第2拍:右移,=000,1,=000,1,+,1,11,=,01,00,低位进位经D锁存参与相加。,低位进位经D锁存参与相加。,=001,1,=001,1,+,0,10,=,1,000,第4拍:右移,右移,=011,0,=011,1,+,0,01,=0000,第1拍:置数,第2拍:右移,=000,1,=000,1,+,1,11,=,01,00,第3拍:右移,=000,0,=000,0,+,1,01,=,101,0,=001,1,=001,1,+,0,10,=,1,000,第5拍:右移,右移,=011,0,=011,1,+,0,01,=0000,第1拍:置数,第2拍:右移,=000,1,=000,1,+,1,11,=,01,00,第3拍:右移,=000,0,=000,0,+,1,01,=,101,0,第4拍:右移,=000,0,=000,0,+,0,00,=,1101,5拍后完成运算,有关向高位的进位,：,如进行136运算：110101101 0011,第5拍之后：最终和：0011 在194(3)中；向高位的进位可从D的Q端或194(3)的SR端取得。,向高位的进位,可以用开关进行被加数和加数的设置。,第五次实验预习要求,任务：集成计数器及其应用,设计24进制、60进制计数电路,设计12归1计数设计,选用器件:74LS2902-5-10计数器,74LS16116进制计数器,门电路,24进制参考电路,Q,D2,Q,C2,Q,B2,Q,A2,Q,D1,Q,C1,Q,B1,Q,A1,=0 0 1 0 0 1 0 0,60进制参考电路,Q,D2,Q,C2,Q,B2,Q,A2,Q,D1,Q,C1,Q,B1,Q,A1,=0 1 0 1 1 0 0 1,1001,0101,讨论,60进制,1001,0101,12归1计数器设计,要求：用2位十进制数BCD码表示计数状态。,计数状态：,十位 个位,0000 0001,0000 0010,0000 0011,0000 0100,0000 0101,0000 0110,0000 0111,0000 1000,0000 1001,0001 0000,0001 0001,0001 0010,十位 个位,0 0001,0 0010,0 0011,0 0100,0 0101,0 0110,0 0111,0 1000,0 1001,1 0000,1 0001,1 0010,或者,译码电路,74LS482,12归1,计数器,十进制计数便于译码显示输出。,290：2510异步计数器,异步清0，异步置数。,1、用74LS290实现12归1,Q,3,Q,2,Q,1,Q,0,CP2,CP1,R,O1,R,O2,S,O1,S,O2,二进制,五进制,组成十进制,也可组成十进制,Q,3,Q,2,Q,1,Q,0,CP2,CP1,R,O1,R,O2,S,O1,S,O2,二进制,五进制,290（1）,290（2）,10,CP,入,CP1,Q,0,二进制,CP2,Q,3,Q,2,Q,1,五进制,CP1,Q,0,二进制,当,Q,21,Q,18,Q,14,Q,12,Q,11,=1 0011时,(2)片清0、(1)片保持不变，仍为1,结果使,Q,21,Q,18,Q,14,Q,12,Q,11,=0 0001，实现12归1的计数。,当,Q,18,Q,14,Q,12,Q,11,组由1001 0000时,产生十位的计数脉冲,Q,21,由0,1。,由Q,21,和Q,18,Q,14,Q,12,Q,11,组成十位和个位。上电后全为0。,12归1电路,分析:,Q,18,Q,14,Q,12,Q,11,个位,组成个位,组成十位,&,Q,21,十位,74LS290实现12归1电路,2、用74LS163实现12归1,74LS163:16进制计数器，同步清零，同步置数；,E,T,E,P,1时计数。,74LS161功能表,CP Cr LD E,T,E,P,Q3Q2Q1Q0,0 1 ,0,1 0 ,置数,1 1 1 1,计数,0 ,保持,Q,C,=E,T,Q,3,Q,2,Q,1,Q,0,2、用74LS163实现12归1,原理：,由两片74LS163分别组成个位和十位的同步计数电路。,Q,13,Q,12,Q,11,Q,10,Q,23,Q,22,Q,21,Q,20,个,位,十位,cp,2、用74LS163实现12归1,原理：,1,1 0 0 1,个位ET,1,EP,1,1进行十进制计数(09)，当计数到1001时,CR,1,=0，,同时使ET,2,EP,2,1，允许十位开始计数。,&,&,Q,13,Q,12,Q,11,Q,10,Q,23,Q,22,Q,21,Q,20,个,位,十,位,cp,2、用74LS163实现12归1,原理：,当第10个CP到来后，个位清0，十位计1。,0 0 0 0,0 0 0 1,1,&,&,Q,13,Q,12,Q,11,Q,10,Q,23,Q,22,Q,21,Q,20,个,位,十,位,cp,2、用74LS163实现12归1,原理：,0 0 1 0,0 0 0 1,当第12个CP到来后，即计数到1 0010时，使,LD,1,LD,2,0，准备置数。十位置0000，个位置0001。,&,0,0,1,1,&,&,Q,13,Q,12,Q,11,Q,10,Q,23,Q,22,Q,21,Q,20,个位,十位,cp,2、用74LS163实现12归1,原理：,当第13个CP到来后完成置数，计数器归1，完成12归1计数。,0 0 0 1,0 0 0 0,&,0,0,1,1,&,&,Q,13,Q,12,Q,11,Q,10,Q,23,Q,22,Q,21,Q,20,个,位,十位,cp,2、用74LS163实现12归1,原理：,不用的输入端子,CR,2,接1。,1,0 0 0 1,0 0 0 0,&,0,0,1,1,&,&,Q,13,Q,12,Q,11,Q,10,Q,23,Q,22,Q,21,Q,20,个位,十位,cp,2、用74LS163实现12归1,归纳,：,个位74LS163有计数、清0和置数三种工作方式；,十位74LS163有可控计数、置数两种工作方式。,十位74LS163的归0也可用清0实现。,1,&,0,0,1,1,&,&,Q,13,Q,12,Q,11,Q,10,Q,23,Q,22,Q,21,Q,20,个位,十位,cp,3、用74LS161实现12归1,选自?电子线路设计实验测试?谢自美,分析：,两片161构成同步计数电路片高位、片低位，,由使能端控制级联计数。,161异步清零片有清零，片无清零，,同步置数片置1，片置0。,计数到0 1001后，片可以计数，再来CP，十位加1，,个位变为1010后立即清0。总计数值为1 0000。,计数到1 0010(12个脉冲)后，LD1LD20，第13个脉冲来后，,片置0，片置1。总计数值为0 0001。,Q,20,Q,13,Q,12,Q,11,Q,10,预习要求：,1、设计电路，表达工作原理。,2、根据发放的计数集成芯片，,课下进行电路插接和调试。,
展开阅读全文