微机原理与接口技术第5章

标题,一级,二级,三级,四级,五级,第,*,页,/,共,20,页,第,5,章 半导体存储器,5.1,半导体存储器概述,5.2,随机存储器,5.3,只读存储器,5.4,存储器与,CPU,的连接,5.5,存储体系的基本知识,5.6,内 存 条,5.1,半导体存储器概述,5.1.1,半导体存储器的分类和特点,目前的计算机都是基于程序存储和程序控制，故计算机中就有一种记忆部件来存放程序和数据，这个重要的记忆部件就是存储器，其存取速度是计算机整个系统速度的重要影响因素之一，也是衡量计算机系统能力的一个重要指标。因半导体存储器具有速度高、功耗低、成本较低、体积小及集成度大的优点，现被计算机广泛作为主存,(,内存,),使用。,5.1,半导体存储器概述,半导体存储器的大致综合分类：,1,双极型,RAM,2,MOS,型,RAM (1)SRAM,(2)DRAM,3,掩膜式,ROM,4,可编程式,ROM,5,可擦除可编程,ROM,6,电可擦除可编程,ROM,7,快闪存储器,Flash Memory,5.1,半导体存储器概述,5.1.2,半导体存储器的性能和指标,1,容量,半导体存储器的生产是以芯片为单位的。容量是指一块存储器芯片所能存储的二进制位数。通常用,NM,位表示，意义为芯片中有,N,个存储单元，每个单元有,M,个位。如,10244,位,(1K4,位,),表示该片芯片有,1024,个存储单元，每个单元可存储,4,个位。芯片的地址线的条数与,N,值的大小密切相关，芯片的数据线则与,M,的值的大小密切相关。如,10244,位即,1K4,位,在理论上芯片就需要,10,根地址线，,4,根用于输入,/,输出的数据线，或在逻辑上与此等效根数的地址线和数据线。在这里要注意单位的换算，,1GB=1024MB,，,1MB=1024KB,，,1K=1024B,。,5.1,半导体存储器概述,2,存取速度,存取速度一般用存取周期和存取时间来表示。存取时间是指写入操作和读出操作所占用的时间，单位一般用,ns(,纳秒,),表示。,3,功耗,有两种表示方法，一种是指存储器芯片中每个存储单元所消耗的功率，单位为,W,。另一种是按每片存储器芯片的所消耗的总功率来表示，单位为,mW,。,4,电源,电源指存储器芯片工作时所需的供电电压的种类。有单一的,+5V,压，也有的要多种电压才能工作，如,5V,，,12V,等。,5.1,半导体存储器概述,5.1.3,半导体存储器芯片的功能结构和工作过程,图,5.1,存储器芯片的一般结构,5.2,随机存储器,5.2.1,静态,RAM,原理,静态,RAM,的每个存储位单元由,6,个,MOS,管构成，故静态存储电路又称为六管静态存储电路。,图为六管静态存储位单元。,5.2,随机存储器,5.2.2,静态,RAM,芯片介绍,1,Intel 2114,芯片,Intel 2114,芯片内部结构,5.2,随机存储器,Intel 2114,芯片的外部引脚,5.2,随机存储器,2,Intel 6116,芯片,Intel 6116,芯片内部结构,5.2,随机存储器,（,2,）,Intel 6116,芯片的外部引脚,5.2,随机存储器,5.2.3,动态,RAM,原理,如图所示就是一个单管动态,RAM,的基本位存储单元原理图。它由一个,MOS,管,T1,和位于其栅极上的分布电容,CS,构成。当其栅极电容,CS,上充有电荷时，表示该存储单元保存信息“,1”,；反之，当其栅极电容,CS,上没有电荷时，表示该单元保存信息“,0”,。由于栅极电容,CS,上的充电与放电是两个完全相反的两个状态，故可将它作为一种基本的位存储单元。,5.2,随机存储器,5.2,随机存储器,5.2.4,动态,RAM,芯片介绍,Intel 2164A,是一种采用单管存储电路的,64K1,位动态,RAM,存储器芯片，其他与此类似的芯片还有,Intel 21256/21464,等。,1,Intel 2164A,的内部结构,5.2,随机存储器,2,Intel 2164A,的外部结构,5.3,只读存储器,5.3.1,只读存储器原理,1,掩膜,ROM,原理,如图所示，是一个,44,位、单译码方式、,MOS,管的,ROM,存储阵列。地址输入线为两条，可接收两位地址信息，经过字地址译码器译码后，输出,4,条字线,(,字选择线,),。当字线选中一个字，每一条位线的输出就是该字的对应位。,5.3,只读存储器,2,可编程,ROM,原理,掩膜,ROM,的存储单元所保存的信息在,ROM,芯片在工厂生产完成之后就被固定下来了，用户自己无法固定要保存的信息，这给使用者带来了极大的不便。为了解决这个问题，厂商设计和制造了一种可由用户自己固定要保存的信息的,ROM,芯片，即用户可通过简易写入设备向,ROM,写入要保存的信息，这种芯片就是可编程的,ROM,，又称为,PROM(Programmable,ROM),。,5.3,只读存储器,PROM,的类型有多种，我们以双二极管破坏型,44,位的,PROM,存储阵列为例来说明其存储原理，如图,：,5.3,只读存储器,3,可擦除可编程,ROM,原理,可擦除可编程的,ROM,又称为,EPROM(Erasable,Programmable ROM),，常用浮栅型的,MOS,管作为基本的位存储单元，可分,N,沟道和,P,沟道两类。这里以,P,沟道为例来说明其基本的位存储单元的结构和工作原理。如图：,5.3,只读存储器,4,电可擦除可编程序,ROM,原理,电可擦除可编程序的,ROM,也称为,EEPROM(Electronic Erasable Programmable ROM),，即,E2PROM,，典型的芯片有,2816/2817/2864,等。,E2PROM,的结构示意图如图：,5.3,只读存储器,5.3.2,只读存储器芯片介绍,Intel 2716,芯片是一种,2K8,的,EPROM,存储器芯片，双列直插式封装，,24,个引脚，其最基本的存储单元就是采用如上所述的带有浮栅的,MOS,管，其他的典型芯片有,Intel 2732/27128/27512,等,。,5.3,只读存储器,Intel 2716,芯片的工作方式,引脚方式,Vpp,O,7,O,0,状态,读出,低电平,低电平,+5V,数据输出,禁止输出,低电平,高电平,+5V,高阻,待机,高电平,无要求,+5V,高阻,编程,50ms,正脉冲,高电平,+25V,数据输入,校验编程内容,低电平,低电平,+25V,数据输出,禁止编程,低电平,高电平,+25V,高阻,5.4,存储器与,CPU,的连接,在微机系统中，,CPU,对半导体存储器进行访问,(,读写操作,),，,CPU,先要由地址总线向存储器给出地址信号，选择要进行读,/,写操作的存储单元，然后通过控制总线发出相应的读,/,写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与,CPU,之间的连接，实质就是其与系统三总线的连接，即与地址线、数据线和控制线的连接。,5.4.1,设计连接时需要注意的问题,在连接设计中一般要考虑的问题有以下几个方面：,1,CPU,总线的负载能力问题,2,CPU,的时序和存储器的存取速度之间的配合问题,3,片选和存储器的地址分配问题,4,读写控制信号的连接问题,5.4,存储器与,CPU,的连接,5.4.2,最简单的连接设计,最简单的情况就是一片,CPU,与一片能负载得起的一片容量足够的存储器芯片的连接。,5.4.3,位扩充的连接设计,在应用系统中，往往会出现单片的存储器的数据线的位数不能满足系统的数据总线的数据位数要求。此时就需要进行位扩充，即将多片存储器芯片“并联”起来使用，达到满足系统数据总线的要求。,5.4.4,字扩充的连接设计,除了位扩充外，在应用系统中往往还会出现单片的存储器的字数容量无法满足系统的总字数容量的要求。此时就需要进行字扩充，即将多片存储器芯片“串联”起来使用，达到满足系统对存储器总字数容量的要求。,5.4.5,字与位同时扩充的连接设计,在应用系统中，往往会出现单片的存储器的字长和字数容量都无法满足系统的总字长和总字数容量的要求。此时就需要同时对字和位进行扩充，即将多片存储器芯片“串、并联”起来使用，达到满足系统对存储器总字长和总字数容量的要求。,5.5,存储体系的基本知识,5.5.1,多层存储体系,为了既要降低微机存储器的整体成本，又要保证微机存储器的相对较高的存取速度，现代微机存储系统普遍采用如图,5.24,所示的,Cache-,内存,(,主存,)-,外存,(,辅存,),的多层存储体系结构。,5.5,存储体系的基本知识,5.5.2Cache,和虚拟存储器,1,Cache,Cache,是一种高速存储器，其读写速度几乎能够与,CPU,进行匹配，可以使微机系统的存取速度大大提高。因,Cache,的容量相对内存的容量来说非常小，所以并未对整个存储器系统的成本带来什么增加。,CPU,对于,Cache,的基本操作可分读操作和写操作。,2,虚拟存储器,所谓虚拟存储器，就是当,CPU,运行一个大于实际内存容量的程序的情况下，实际内存不够时，计算机系统将一部分外存当作虚拟的内存来使用，这部分外存就是虚拟存储器。,5.5,存储体系的基本知识,5.5.3Pentium Cache,技术简介,为了提高,CPU,访问存储器的速度，,Intel,公司从,486,开始，就在,CPU,中设计了内置一定容量的数据,Cache,和指令,L1 Cache,甚至还可以使用,CPU,外部的第二级,L2 Cache,。,Pentium Pro,在片内采用第一级,L1 Cache,的方案，即分别设置了指令,Cache,与数据,Cache,，指令,Cache,的容量和数据,Cache,的容量均为,8KB,；对于第二级,L2 Cache,，它还采用了内嵌式或捆绑式的,L2 Cache,，大小为,256KB,或,512KB,。,Pentium II,是,Pentium Pro,的改进型，同样有,2,级,Cache,，,L1,为,32KB(,指令和数据,Cache,各,16KB),，是,Pentium Pro,的两倍，,L2,为,512KB,。此时，,L2 Cache,已不在内嵌芯片上，而是与,CPU,通过专用,64,位高速缓存总线相联，与其他元器件共同被组装在同一基板上，即“单边接触盒”上。,Pentium III,也是基于,Pentium Pro,结构为核心，但它具有非锁定的,32KB L1 Cache,和,512KB L2 Cache,，,L2 Cache,可扩充到,1MB,2MB,之多，具有更合理的内存管理效果，能有效地对大于,L2 Cache,容量的数据块进行处理，使,CPU,、,Cache,和主存的存取协调更趋合理，系统整体性能大幅提高。,5.6,内 存 条,内存条是微机中存储器安装和使用的最小单位。本节对微机内存条的连接特性、分类、性能和应用等进行了简要介绍。,内存是微机系统中一个非常重要的部件，在微机系统中，将内存芯片封装后来安装在一小条印制电路板上，这就是所谓的内存条。有了内存条，微机内存的出售、安装和拆卸都非常方便。从,IBM PC,直接将内存芯片安装在主板上，到,386,出现的内存条，直到今天,Pentium,使用的内存条，已经有了很大变化和发展。,5.6,内 存 条,5.6.1,内存条的连接特性,1,内存条与主板的插槽分类,DIP(Double,In-line,Pachage,),：双列直插式封装的,RAM,，早期的,IBM PC 8086/8088/80286,等主板采用此种插槽。,SIMM(Single,In-line Memory Module),：单列直插存储模块，,80286/386/486,主板普遍采用此种插槽。,DIMM(Double,In-line Memory Module),：双列直插存储模块，,Pentium,级的主板普遍采用此种插槽,2,内存条引线分类,所谓内存条的引线，是指内存条与主板插接时有多少个导线连接点，也就是所谓的