智能仪器设计实例课件

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,11/7/2009,#,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,内容提要：,一、背景和意义,二、研究现状,三、技术指标,四、整体方案设计及工作原理,五、波形数据的获取,六、硬件电路设计,七、软件设计,一、背景和意义,函数信号发生器是广泛应用于系统检测调试、自动测量控制和教学实验等领域的多波形信号源；,可以产生正弦波、三角波、锯齿波、方波等多种波形，由于其输出的波形均可用数学函数描述，故命名为函数信号发生器；,函数信号发生器在工业生产、产品开发、科学研究等实验测试中起着十分重要的作用，除供通信、仪表和自动控制系统测试用外，还广泛用于生物医学等各个领域的测试。,二、研究现状,信号发生的主要实现方法有,直接模拟法,和,直接,数字法,两种,1,、,直接模拟法,：,采用模拟电子技术，由调谐振荡器和调幅放大器加上一些指示电路构成，仅能产生正弦波、三角波、方波等几种简单的波形，其电路结构复杂、尺寸大且功耗大，并且频率不高，由于模拟电路温漂大而使得其波形稳定性差，且难以产生精准的频率信号，不易调试。,1,、,直接模拟法,2,、,直接数字法,1971,年，美国学者,J.Tierncy,，和,B.Gold,提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。,直接数字法是采用,直接数字合成（,Direct Digital Synthesis,）,的方法实现信号产生。,该技术具有频率转换速度快、频率分辨率高、易于控制的突出优点。直接数字合成技术近年来发展的很快，而要产生任意波形就必须采用直接数字合成技术。,2,、直接数字合成法,（,2,种直接数字合成结构）,1,）、基于地址计数器的数字频率合成法,工作原理：,将波形数据存储于存储器中，而后用可程控的时钟信号为存储器提供扫描地址，波形数据被送至,DAC,，经数模转换和低通滤波器后得到所需的模拟电压波形。,假定地址计数器的时钟频率为,fosc,，波形一周期内有,n,个采样值，那么合成的,波形频率为：,如果改变地址计数器的时钟频率或存储器的地址步进大小，合成波形的频率都会随着改变。而要改变波形，只要在只读存储器中写入不同的数据。,2、基于相位累加器的直接数字合成法,2、基于相位累加器的直接数字合成法,核心,是相位累加器，由一个加法器和一个相位寄存器组成，K是频率控制字，也是相位增量或步长；f,clk,是参考时钟的频率，N是相位累加器的位数，位宽是2,N,，,数据存储器中存储的是一个周期正弦波的数字幅度信息，每个地址对应正弦波中 0-360,范围的一个相位点，存储器共有2,N,个地址空间，即把360分割成2,N,份。,每来一个时钟f,clk,，相位累加器就把频率控制字K与相位寄存器输出的累加字相加，相加后得到的结果作为查询表（ROM存储器）的地址，同时把这个累加值再送到加法器作为下一次累加的输入。相位累加器的输出是一个等差数列，是相位累加器的初始,值，n是参考时钟的个数。,2,、基于相位累加器的直接数字合成法,相位增量（频率控制字）不同时,一个周期内的取样点数不同，相位寄存器每经过,2,N,/K,个,fclk,时钟后回到初始状态，输出信号的频率是,频率控制字与输出信号频率和参考时钟频率之间的关系为：,通过,改变相位累加器的频率控制字,K,或者,参考时钟频率,fclk,来改变输出信号的频率。,2,、基于相位累加器的直接数字合成法,工作原理：,从连续信号的相位出发将信号取样、量化、编码,形成一个,函数表,存在波形存储器中。基于相位与幅度的对应关系,通过改变频率,控制字,K,来改变相位累加器的相位增量,然后在参考时钟的控制下取样,取样得到的相位值通过相位幅度转换得到相位值对应的幅度序列,幅度,序列再通过,D/A,转换为相应的电压信号，,D/A,转换器输出的一系列的阶梯电,压信号经低通滤波器后便输出了光滑的合成信号。,DDS相位码和幅度码的关系,高性能DDS单片电路,三、技术指标,电压输出范围：,0,10V,精 度：,0.5%FS,输出波形：正方波、负方波、正负方波、阶跃波、单三角波、连续三角波、锯齿波、指数波、半正弦波、正弦波、任意波形（包括再现用户实测采样波形）,输出波形频率范围：,0.12Hz,50kHz,环境温度：,-10,50,相对湿度：,80,电源要求：可在无市电电源场合使用，电源噪声小,四、整体方案设计及工作原理,1、整体设计方案：,采用虚拟仪器技术、直接数字合成技术和计算机技术设计并研制低成本、高精度、人机界面友好的函数信号发生器。此方案硬件实现电路简单，电路中省去了单片机、液晶显示以及按钮等，节省仪器成本。,2,、工作原理：,仪器工作过程完全由计算机通过,USB,接口来控制；,用户通过计算机软面板输入幅值、频率、基线和占空比等波形参数，计算机接收这些信息，分析后计算出地址计数器时钟信号的频率和一个周期的波形数据个数，再计算波形幅度量化数据，通过接口电路和控制器把波形数据顺序存储到波形存储器。,利用可程控的时钟发生器推进地址计数器扫描地址，波形存储器中的数据被同步时钟循环地读出，同时启动,D/A,变换器，,D/A,变换器输出的模拟信号经过电压跟随器和低通滤波器即可得到所需要的模拟信号波形。,四、整体方案设计及工作原理,采用,标准函数法,，是通过选取标准函数（如正弦函数，三角函数，方波函数，锯齿波函数等）来得到波形数据的。当波形的函数表达式已知时，利用软件编程产生波形数据；,波形数据是信号波形幅值的数字量表示，是指在规定的同步时钟周期内用“,1”,或“,0”,数字状态来定义波形，即波形数字化。,由于存储器存储容量有限，因此当系统连续的输出信号时，只能是周而复始地重复读出存储器中一部分或全部的波形抽样数据。,为了保证波形质量，应该使一个周期内的存储点数足够多。,五、波形数据的获取,以正弦波为例说明波形数据是如何产生的。,正弦波的函数表达式是：,式中：,Amp,输出波形幅值，,Base,输出波形的基线，,N,波形在一个周期内的采样点数。其中,Amp,和,Base,是由用户设定的，,Amp,和,Base,应该满足：,0,Amp10,，,10Base10,。,公式1,五、波形数据的获取,根据,公式,1,，正弦波在一个周期内的采样点值是：,再将,f(i),按,DAC,的比特数取整，从而得到：,式中：n数模转换器DAC的位数，n=16，INT 取整函数,五、波形数据的获取,每个周期共有N个点,，,式中：fosc是时钟发生器频率，fout是输出波形频率，由用户设定，是已知量。,双极性工作方式,五、波形数据的获取,把数值转换成十六进制数，依次写入数据存,储器中。当地址计数器在可程控时钟发生器,的驱动下开始计数时，就会依次选中存储器,中的,0,单元、,1,单元、,、,N-1,单元地址，从,而将其中数据依次取出送到,D/A,变换器的数据,线上，经过转换后，就能得到相应幅值的模,拟信号。,五、波形数据的获取,当地址计数器计满,N,个数时，就得到一个周期的,正弦信号。然后计数器自动清零，再从存储器的,0,单,元读出数据送至,D/A,变换器，计数器循环往复不断计,数，即可得到连续的正弦波信号。,为了保证波形质量，应该使一个周期内的数据,个数足够多，所以电路中地址计数器的时钟频率应,该远远大于用户所需信号频率。,五、波形数据的获取,1,、接口电路的设计,2,、控制器电路的设计,3,、波形发生电路的设计,3.1,时钟电路,3.2,地址计数器电路,3.3,地址计数器自动清零电路,3.4,波形数据存取电路的设计,3.5 DA,转换电路,3.6 DAC,的基准电源电路,4,、模拟滤波器组电路,5,、电源管理电路,六、硬件电路设计,六、硬件电路设计,1,、接口电路的设计,接口电路是计算机和函数信号发生器之间进行信息交换的中转站。,接口电路具备执行计算机命令的功能和电平匹配的功能。,USB,接口芯片选用的是,CYPRESS,公司的,CY7C68013,，它内部集成了增强型,8051,内核、智能,USB,串行接口引擎、,USB,数据收发器、通用串行接口、,3,个,8,位,I/O,口、,16,位地址线、,8.5kB RAM,和,4kB FIFO,等。接口电路由计算机的,USB,接口供电。接口电路输出,12,个控制信号给后续电路。,2,、控制器电路的设计,控制器电路实际上也是并行口的,端口扩展电路,。,电路中所需要的控制信号共有,70,多个，而,USB,接口芯,片的,I/O,口有限，不能满足电路的需要，因此需要将,端口进行扩展。,端口扩展方法,：,用,4/16,译码器,4514,和锁存器,74HC373,扩展端口,用控制信号作为译码器的输出选择信号，译码器的输出作为锁存器的选,通信号。数据线连接到锁存器电路的输入端，作为共用的数据总线，锁,存器把数据端口发出的数据锁存，当锁存器的选通信号被选中时，锁存,器的输出管脚读取锁存的数据，这样就产生了电路中所需的控制信号，,控制信号同时被写入控制点。,4个控制信号,8个数据信号,3,、波形发生电路的设计,时钟发生电路为地址计数器提供时钟信号。,地址计数器产生波形存储器的地址信号。,波形存储器用来存储波形的量化数据；,计算机通过控制器将波形量化数据写入存储器，再控制存储器将存储的波形数据经地址扫描读出，送到D/A转换器，获得输出波形。,3.1,时钟电路,可编程的集成晶体振荡器EXO3提供时钟信号，F0=16MHz,EN高电平有效，第2脚输出频率,3.2,地址计数器电路,5,片,4,位二进制同步计数器,74HC163,组成片间快速进位的二进,制计数器，,512K,的存储器，,512K=2,19,，,19,根地址线，,A0-A18,，,3.3,地址计数器自动清零电路,波形存储器中存储的只是一个周期的波形数据，波形数据存储在从零地,址开始的存储单元里。为了产生连续的完整的周期信号，需要存储器地,址推进到波形数据存储单元对应的最后一个地址时，地址计数器自动清,零，再从零地址开始重新读出存储器中的数据，这样波形数据被循环读,出，才能得到完整的连续的周期波形。,3.4,波形数据存取电路,采用,RAM,作为波形存储器是最方便的。波形存储器用来存储波形的量化,数据。,512K8,的高速,CMOS,静态,RAM,一片存储高,8,位数据，另一片存,储低,8,位数据，地址线共用。该存储器功耗低，单电源供电，读写时序,简单，易于程序控制。,读时序,写时序,3.4,波形数据存取电路,3.5 DA,转换电路,采用,16bit,的,DAC,：,AD669,。,该,DAC,的输出电压范围可编程设定，单极性输出范围是,0,10V,双极性是,-10,+10V,。,内带两级缓冲寄存器，这样可以消除数据抖动误差。,波形数据的二进制代码以,16,位并行方式写入，双极性输出时，数据代码为,0000H,，对应的模拟输出为,-10V,输入代码为,8000H,，模拟输出为,0V,，输入代码为,FFFFH,，模拟输出为,+10 V,。,该芯片温漂小，工作温度范围是,40,85,。,D/A,转换电路中它是双极性输出，由另一片单极性 输出的,DAC,为其提供精密参考电压，以实现输出波形的幅值控制。,3.5 DA,转换电路,3.6 DAC,的基准电源电路,采用一片,DAC,的输出作为波形,DAC,的基准电压，,是单极性输出，输出电压可编程设定，输出范围是,0,10V,，输出电压可以微调。,如果信号输出幅值是,5V,，则波形,DAC,的基准电压就是,5V,，利用软件调整基准电压来实现输出波形的幅值控制。,采用双,DAC,结构能够保证,DAC,的,16,位分辨率，提高仪器的精度。,4,、模拟滤波器组电路设计,采用,3,个滤波器组成的滤波器组完成输出频率范