COMS反相器原理

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,3.5,CMOS,电路,3.5.1,CMOS,反相器工作原理,3.5.2,CMOS,反相器的主要特性,3.5.3,CMOS,传输门,3.5.4,CMOS,逻辑门电路,3.5.5,CMOS,电路的锁定效应及 正确使用方法,图,3,-,5,-,1,CMOS,反相器,D,G,S,S,G,D,v,O,V,DD,T,L,T,0,v,I,3.5.1,CMOS,反相器工作原理,CMOS,反相器由一个,P,沟道增强型,MOS,管和一个,N,沟道增强型,MOS,管串联组成。通常,P,沟道管作为负载管，,N,沟道管作为输入管。,两个,MOS,管的开启电压,V,GS(th)P,0,，通常为了保证正常工作，要求,V,DD,|,V,GS(th)P,|+,V,GS(th)N,。,若输入,v,I,为低电平,(,如,0V),，则负载管导通，输入管截止，输出电压接近,V,DD,。,若输入,v,I,为高电平,(,如,V,DD,),，则输入管导通，负载管截止，输出电压接近,0V,。,图,3,-,5,-,2,C,MOS,反相器电压传输特性,v,I,v,O,O,V,DD,V,DD,V,DD,+,V,GS(th)P,V,GS(th)N,3.5.2,CMOS,反相器的主要特性,电压传输特性和电流传输特性,CMOS,反相器的电压传输特性曲线可分为五个工作区。,工作区,：由于输入管截止，故,v,O,=,V,DD,，处于稳定关态。,工作区,：,PMOS,和,NMOS,均处于饱和状态，特性曲线急剧变化，,v,I,值等于阈值电压,V,th,。,工作区,：负载管截止，输入管处于非饱和状态，所以,v,O,0V,，处于稳定的开态。,工作区,输入电压,v,I,范围,PMOS,管,NMOS,管,输出,0,v,I,V,GS(th)N,非饱和,截止,v,O,V,DD,V,GS(th)N,v,I,v,O,+,V,GS(th)P,非饱和,饱和,v,O,+,V,GS(th)P,v,I,v,O,+,V,GS(th)N,饱和,饱和,v,O,+,V,GS(th)N,v,I,V,DD,+,V,GS(th)P,饱和,非饱和,V,DD,+,V,GS(th)P,v,I,V,DD,截止,非饱和,v,O,0,表,3,-,5,-,1,C,MOS,电路,MOS,管的工作状态表,图,3,-,5,-,3,C,MOS,反相器电流传输特性,v,I,O,V,DD,i,DS,V,DD,+,V,GS(th)P,V,GS(th)N,V,th,CMOS,反相器的电流传输特性曲线，只在工作区,时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。其余情况下，电流都极小。,CMOS,反相器具有如下特点：,(1),静态功耗极低。,在稳定时，,CMOS,反相器工作在工作区,和工作区,，总有一个,MOS,管处于截止状态，流过的电流为极小的漏电流。,(2),抗干扰能力较强。,由于其阈值电平近似为,0.5,V,DD,，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。,(3),电源利用率高。,V,OH,=,V,DD,，同时由于阈值电压随,V,DD,变化而变化，所以允许,V,DD,有较宽的变化范围，一般为,+3,+18V,。,(4),输入阻抗高，带负载能力强。,图,3,-,5,-,4,CMOS,输入保护电路,v,O,V,DD,T,P,T,N,v,I,C,1,D,2,N,D,1,D,1,C,2,P,P,P,N,R,输入特性和输出特性,(1),输入特性,为了保护栅极和衬底之间的栅氧化层不被击穿，,CMOS,输入端都加有保护电路。,由于二极管的钳位作用，使得,MOS,管在正或负尖峰脉冲作用下不易发生损坏。,图,3,-,5,-,5,C,MOS,反相器输入特性,v,I,O,V,DD,i,I,1V,考虑输入保护电路后，,CMOS,反相器的输入特性如图,3,-,5,-,5,所示。,v,O,=,V,OL,V,DD,T,N,R,L,v,I,=,V,DD,T,P,I,OL,图,3,-,5,-,6,输出低电平等效电路,图,3,-,5,-,7,输出低电平时输出特性,V,OL,(,v,DSN,),O,I,OL,(,i,DSN,),v,I,(,v,GSN,),(2),输出特性,a.,低电平输出特性,当输入,v,I,为高电平时，负载管截止，输入管导通，负载电流,I,OL,灌入输入管，如图,3,-,5,-,6,所示。灌入的电流就是,N,沟道管的,i,DS,，输出特性曲线如图,3,-,5,-,7,所示。,输出电阻的大小与,v,GSN,(,v,I,),有关，,v,I,越大，输出电阻越小，反相器带负载能力越强。,V,OH,V,DD,T,N,R,L,v,I,=0,T,P,I,OH,图,3,-,5,-,8,输出高电平等效电路,图,3,-,5,-,9,输出高电平时输出特性,v,SDP,O,I,OH,(,i,SDP,),v,GSP,V,DD,b.,高电平输出特性,当输入,v,I,为低电平时，负载管导通，输入管截止，负载电流是拉电流，如图,3,-,5,-,8,所示。输出电压,V,OH,=,V,DD,-,v,SDP,，拉电流,I,OH,即为,i,SDP,，输出特性曲线如图,3,-,5,-,9,所示。,由曲线可见，,|,v,GSP,|,越大，负载电流的增加使,V,OH,下降越小，带拉电流负载能力就越强。,电源特性,CMOS,反相器的电源特性包含工作时的,静态功耗,和,动态功耗,。静态功耗非常小，通常可忽略不计。,CMOS,反相器的功耗主要取决于动态功耗，尤其是在工作频率较高时，动态功耗比静态功耗大得多。当,CMOS,反相器工作在第,工作区时，将产生瞬时大电流，从而产生,瞬时导通功耗,P,T,。此外，动态功耗还包括在状态发生变化时，对负载电容充、放电所消耗的功耗。,T,P,图,3,-,5,-,10,CMOS,传输门及其逻辑符号,V,DD,C,C,v,O,/,v,I,v,I,/,v,O,v,O,/,v,I,v,I,/,v,O,C,C,TG,C,v,O,/,v,I,v,I,/,v,O,C,T,N,3.5.3,CMOS,传输门,CMOS,传输门是由,P,沟道和,N,沟道增强型,MOS,管并联互补组成。,当,C,=0V,，,C,=,V,DD,时，两个,MOS,管都截止。输出和输入之间呈现高阻抗，传输门截止。当,C,=,V,DD,，,C,=0V,时，总有一个,MOS,管导通，使输出和输入之间呈低阻抗，传输门导通。,T,P,图,3,-,5,-,11,传输门,高、低电平传输情况,V,DD,C,=0,C,=,V,DD,v,O,v,I,=,V,DD,T,N,D,S,S,D,C,L,T,P,V,DD,C,=0,C,=,V,DD,v,O,v,I,T,N,S,D,D,S,C,L,(a),高电平传输,(b),低电平传输,传输门,传输高电平信号,时，若控制信号,C,为有效电平，则传输门导通，电流从输入端经沟道流向输出端，向负载电容,C,L,充电，直至输出电平与输入电平相同，完成高电平的传输。,若,传输低电平信号,，电流从输出端流向输入端，负载电容,C,L,经传输门向输入端放电，输出端从高电平降为与输入端相同的低电平，完成低电平传输。,Y,V,DD,T,1,B,T,P,图,3,-,5,-,12,CMOS,与非门,T,P,A,T,N,T,N,T,4,T,3,T,2,Y,V,DD,T,1,B,图,3,-,5,-,13,CMOS,或非门,A,T,4,T,3,T,2,3.5.4,CMOS,逻辑门电路,CMOS,与非,门、,或非,门,当输入信号为,0,时，与之相连的,N,沟道,MOS,管截止，,P,沟道,MOS,管导通；反之则,N,沟道,MOS,管导通，,P,沟道,MOS,管截止。,Y,V,DD,B,图,3,-,5,-,14,带缓冲级的,与非门,A,上述电路虽然简单，但存在一些严重缺点：,(1),输出电阻受输入端状态的影响；,(2),当输入端数目增多时，输出低电平也随着相应提高，使低电平噪声容限降低。,解决方法：,在各输入端、输出端增加一级反相器，构成带缓冲级的门电路。,带缓冲级的,与非,门是在,或非,门的输入端、输出端接入反相器构成的。,V,DD,EN,图,3,-,5,-,15,三态输出,CMOS,门 结构之一,A,Y,V,DD,1,T,N,T,N,T,P,T,P,三态输出,CMOS,门,三态输出,CMOS,门是在普通门电路上，增加了控制端和控制电路构成，一般有三种结构形式。,第一种形式：,在反相器基础上增加一对,P,沟道,T,P,和,N,沟道,T,N,MOS,管。当控制端为,1,时，,T,P,和,T,N,同时截止，输出呈高阻态；当控制端为,0,时，,T,P,和,T,N,同时导通，反相器正常工作。该电路为低电平有效的三态输出门。,EN,图,3,-,5,-,16,三态输出,CMOS,门结构之二,A,Y,V,DD,1,T,N,T,P,A,Y,&,T,N,T,P,V,DD,EN,T,N,T,P,第二种形式和第三种形式：,EN,图,3,-,5,-,17,三态输出,CMOS,门结构之三,A,Y,V,DD,1,TG,A,图,3,-,5,-,18,漏极开路输出门,V,DD1,1,&,B,V,DD2,R,L,漏极开路输出门,如图,3,-,5,-,18,所示，其原理与,TTL,开路输出门相同。,CMOS,电路以其低功耗、高抗干扰能力等优点得到广泛的应用。其工作速度已与,TTL,电路不相上下，而在低功耗方面远远优于,TTL,电路。,目前国产,CMOS,逻辑门有,CC 4000,系列和高速,54HC/74HC,系列，主要性能比较如下：,25,3,最高工作频率,/,MHz,6,9,26,54HC/74HC,系列,80,90,318,CC4000,系列,边沿时间,/,ns,传输延迟,/,ns,电源电压,/,V,系 列,表,3,-,5,-,2,CMOS,门性能比较,P,+,N,+,N,+,N,+,P,+,P,+,N,+,P,+,R,R,W,T,2,T,4,T,6,T,3,T,1,T,5,R,S,P,阱,N,衬底,V,SS,S,2,G,2,D,2,D,1,G,1,S,1,v,O,v,I,V,DD,图,3,-,5,-,19,CMOS,反相器结构示意图,3.5.5,CMOS,电路的锁定效应及正确使用方法,CMOS,电路的锁定效应,图中的,T,1,T,6,均为寄生三极管，是产生锁定效应的原因。,R,v,I,v,O,V,DD,V,SS,T,5,T,6,R,W,T,1,T,2,R,S,T,3,T,4,P,阱,(N,衬底,),图,3,-,5,-,20,CMOS,锁定效应等效电路,寄生三极管等效电路中，,T,1,和,T,2,构成了一个正反馈电路。在,CMOS,电路中如果发生了,T,1,、,T,2,寄生三极管正反馈导电情况，称为,锁定效应,，或称为,可控硅效应,。,为保证,CMOS,电路不产生锁定效应，,v,I,和,v,O,必须满足：,CMOS,器件使用时应注意的问题,(1),输入电路的静电防护,措施,：运输时最好使用金属屏蔽层作为包装材料；组装、调试时，仪器仪表、工作台面及烙铁等均应有良好接地；不使用的多余输入端不能悬空，以免拾取脉冲干扰。,(2),输入端加过流保护,措施,：在可能出现大输入电流的场合必须加过流保护措施。如在输入端接有低电阻信号源时、在长线接到输入端时、在输入端接有大电容时等，均应在输入端接入保护电阻,R,P,。,(3),防止,CMOS,器件产生锁定效应,措施,：在输入端和输出端设置钳位电路；在电源输入端加去耦电路，在,V,DD,输入端与电源之间加限流电路，防止,V,DD,端出现瞬态高压；在,v,I,输入端与电源之间加限流电阻，使得即使发生了锁定效应，也能使,T,1,、,T,2,电源限制在一定范围内，不致于损坏器件。,如果一个系统中由几个电源分别供电时，各电源开关顺序必须合理，启动时应先接通,CMOS,