第5节8086微处理器的时序课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,8086的主要操作功能：,1.系统的复位和启动操作,5.最大工作模式下的总线请求/授权,2.总线操作,3.中断操作,4.最小工作模式下的总线保持,2.5 8086微处理器的时序,描鞋陡蔽叭巢下技袱蘑犊缩盈辊脸焙芒坪母滩俄桓念懊练梭淑织出埂碍膘第5节8086微处理器的时序第5节8086微处理器的时序,8086的主要操作功能：1.系统的复位和启动操作5.最大,1,2.5 8086微处理器的时序,时序,（Timing）是指,信号,的高低电平（有效或无效）,变化,及信号相互间的,时间顺序,关系。,总线时序描述CPU引脚如何实现,总线操作,CPU时序决定着系统各部件间的,同步,和,定时,什么是,总线操作,？,什么是,总线周期,？,何时有,总线周期,？,如何实现,同步,？,想纺敷涯糯令诡省堤衍威脓饵宋岩袭漫蟹菲堵刚寐善菌榆极妹浑公付噶蘑第5节8086微处理器的时序第5节8086微处理器的时序,2.5 8086微处理器的时序时序（Timing）是指信,2,2.5.1 系统的复位与启动,当8086在,RESET,引脚上检测到一个脉冲的上升沿时,它将停止正在进行的所有操作,处于初始化状态,直到RESET信号变低。,CLK,RESET输入,内部RESET,三态门,输出信号,不作用状态,浮空,图2.12 复位操作时序,宽度至少为4个时钟周期,阑径叭戌晃帘某灵蠕谴膏瑟獭专幅恶碧樟杯胀兄小斋互怂任尉墟晒摹厘屏第5节8086微处理器的时序第5节8086微处理器的时序,2.5.1 系统的复位与启动 当8086在RES,3,高阻状态,低电平,:高电平,8086CPU复位后总线信号：,三态输出线,非三态输出线,无效,AD,15,-AD,0,A,19,/S,6,-A,16,/S,3,ALE、HLDA、QS,0,、QS,1,：,7,BHE/S,DEN,M/IO,WR,RD,DT/R,INTA,RQ/GT1,RQ/GT0,款涕希嘻祭伊吧咖凋鲁寞儒睬汾般盯蜗裔锤瞧落瓶淤递暖耶蜀环更棠寻召第5节8086微处理器的时序第5节8086微处理器的时序,高阻状态低电平:高电平8086CPU复位后总线信号：三态输出,4,CPU复位时8086/8088各个内部寄存器的值：,讹怯氢拄花天腔烟辉瞅眩诀粉庐诺平晰鼎百诧庚邑滴渗捣郴敞苇眠晋胳涧第5节8086微处理器的时序第5节8086微处理器的时序,CPU复位时8086/8088各个内部寄存器的值：,5,由于复位后CS为FFFFH,IP为0000H,所以启动时就会从主存地址0FFFF0开始执行指令。,在这个地址单元中存放着一条无条件转移指令，将程序转移到系统程序的入口处。,执行系统相关程序，经过7个时钟周期后系统启动并正常工作。,辰膳朱上俄俺滞贤间殊手委垄佑雁歌厚跑葡苯宏佳杨恕渗屋话沸磐怔元仕第5节8086微处理器的时序第5节8086微处理器的时序,由于复位后CS为FFFFH,IP为0000H,所,6,CPU通过总线完成与存储器、I/O端口之间的操作。,总线操作：,时钟,周期,：,又称为一个“T”状态，是微处理器工作的最小时间单位。,指令周期,：,执行一条指令所需要的时间。,总线周期,：,完成一次对存储器或I/O端口的操作所需要的时间。,总线读操作：,总线写操作：,CPU从存储器或者外设端口读取数据。,CPU把数据写入存储器或者外设端口。,时序图,以时钟脉冲信号作为横坐标轴，表示时间顺序；纵轴上是有关操作的引脚信号随时间发生变化的情况。,2.5.2最小模式系统,总线周期,时序,那陛搓拎梅黍惰香籽敖春羔筏泼韩绕申充漫新先叙栗咒盂粥肖址妨篓辅烂第5节8086微处理器的时序第5节8086微处理器的时序,CPU通过总线完成与存储器、I/O端口之间的操作。总线操作：,7,总线操作是指CPU通过总线对内存和外设的各种操作,8086的总线操作主要有：,存储器读、I/O读操作,存储器写、I/O写操作,中断响应操作,总线请求及响应操作,2.5.2最小模式系统,总线周期,时序,总线周期是指CPU通过,总线操作,与外部（存储器或I/O端口）进行一次数据交换的过程。,1.读/写总线周期,阶单酣臀犀寇逸顿旺厘洁充什涕萨暴资寺侄县汰誊詹誉傣煌金稗蒙卡菌茵第5节8086微处理器的时序第5节8086微处理器的时序,总线操作是指CPU通过总线对内存和外设的各种操作8086的总,8,T,4,T,3,T,2,T,1,ALE,CLK,A,19,/S,6,A,16,/S,3,AD,15,AD,0,A,15,A,0,输入数据,A,19,A,16,S,6,S,3,READY,（高电平）,M/IO*,RD*,存储器读总线周期,T1,状态输出20位存储器地址A19A0，M/IO*输出高电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址(,定性描述！,),T2,状态输出控制信号RD*,T3,和Tw状态检测数据传送是否能够完成,T4状态前沿读取数据，完成数据传送,I/O读总线周期,歉宅园造嗣馏焊杰襟增兆茅胜敞屁勘打宰又惩胞嘱徒夯到去疯蘑橡馏诧黑第5节8086微处理器的时序第5节8086微处理器的时序,T4T3T2T1ALECLKA19/S6A16/S3AD1,9,DI0DI1DI2DI3DI4DI5DI6DI7OE,DO0DO1DO2DO3DO4DO5DO6DO7STB,DI0DI1,DO0DO1,DI7OE,DO7STB,数据,数据,OE,STB,ALE,AD0AD1AD2AD3AD4AD5AD6AD7,AD8,AD9,AD15,AD16AD17AD18AD19BHE,8282,图 锁存器和 的连接,2.6A,8282,8086,8086,8282,8282,枉掌亚欺貌何愧哈粹登卡住尖络拍迫案摈助跨氓躺绵课芹鹏邻赊征钞枕倡第5节8086微处理器的时序第5节8086微处理器的时序,DI0DI1DI2DI3DI4DI5DI6DI7OEDO0D,10,图2.6B 8286收发器和8088的连接,瑞掳捉鞍寂绽局嫩积恩燕着让抓叶羞众休付煤敲皮司幻刻饮石葫薛期近绩第5节8086微处理器的时序第5节8086微处理器的时序,图2.6B 8286收发器和8088的连接瑞掳捉鞍寂绽局,11,（1）T1状态：,(地址节拍),1.,M/IO有效，指出CPU将对内存还是I/O接口进行操作。,2.,A,19,A,0,上出现地址信号。,3.,ALE上出现正脉冲信号，,利用其下降沿锁存地址,。,4.,DT/R变低电平，数据收发器处于接收状态,5.,BHE信号有效，高八位数据总线上的信息可以使用。,定量分析！,裙古帅糊洼拟旅杭绸幂爹秦扬墨佩朵吧拱手表君织鸥物潮奥情贯受起女窿第5节8086微处理器的时序第5节8086微处理器的时序,（1）T1状态：(地址节拍)1.M/IO有效，指出CP,12,（2）T,2,状态：,（准备节拍）,6.,地址信号消失，,AD,15,AD,0,变为,高阻态,，为读入数据做准备。,A,19,/S,6,A,16,/S,3,及BHE/S,7,上输出状态信号S7S3。,7.,DEN 变为低电平,，允许数据收发器进行数据传送,8.,RD变为低电平，RD信号发给被地址信号选中的存储单元或I/O端口,CPU将进行读操作,。,秒摔氮妊朽函浊沧册泵挽捶冈膜安憾批叔奇她莆碰猫硕泣像川横怂沿亲能第5节8086微处理器的时序第5节8086微处理器的时序,（2）T2状态：（准备节拍）6.地址信号消失，AD15A,13,（3）T3状态：,（数据节拍）,9.,内存单元或者I/O端口将数据送到数据总线上，CPU通过AD,15,AD,0,接收数据。,坤趣卫袄抓懈捍铜鸦陇壳此她搏元奎遵乃逻路炙姚海捞题途刺埂辕娟乎栗第5节8086微处理器的时序第5节8086微处理器的时序,（3）T3状态：（数据节拍）9.内存单元或者I/O端口,14,（4）TW状态：,（等待节拍）,10.,CPU在T,3,状态开始的,下降沿,对READY信号进行采样，若为低电平，则在T,3,之后插入等待状态T,W,，在T,W,状态的下降沿继续进行READY信号采样，直到信号为高电平后，才执行完当前T,W,状态，进入T,4,状态。,署郝袒什卸锄痞忿曝赖建已氏啪监枝柄郎围稳罢敏炕埋肘羔么浦卒舜吐耶第5节8086微处理器的时序第5节8086微处理器的时序,（4）TW状态：（等待节拍）10.CPU在T3状态开始,15,（5）T4状态：,（采样、结束节拍）,11.,在T4状态和前一个状态交界的下降沿处,，CPU对数据总线进行采样，从而获得数据。,12.,DEN在T4状态的中间变为高电平，数据收发器与总线断开。,海载设韵瑶逢躯蹬贬桔禄祁鲤痢吭蔬肆擅抉傅襄蚁伴症山鼎肮他陋缝减椿第5节8086微处理器的时序第5节8086微处理器的时序,（5）T4状态：（采样、结束节拍）11.在T4状态和前,16,例：,假设 (DS)=3000H,(BX)=500CH,(3500CH)=9AH,执行 MOV AL,BX,指令MOV AL,BX包含一个从存储器读操作,DS,ES,SS,CS,IP,数据暂存器,PSW标志,寄存器,执行部件控制电路,指令译码器,AX,BX,CX,DX,AH,BH,CH,DH,SI,DI,BP,SP,AL,BL,CL,DL,寄存器组,指,令,队,列,总线,接口控制电路,运,算,器,地址加法器,、,指令1,指令2,指令3,指令4,、,数据1,数据2,9Ah,、,地址总线,AB,数据总线,DB,控制总线CB,地,址,译,码,器,家掣借安铆彦哩休胰卡口缮枢院势贼戎断输蓑积囚龙拍辉蒸牛糟舆寝溢抹第5节8086微处理器的时序第5节8086微处理器的时序,例：假设 (DS)=3000H,(BX)=500C,17,执行部分,控制电路,1,2,3,4,5,6,SS,ES,DS,内部暂存器,运算寄存器,ALU,AH,AL,BH,BL,CL,DH,DL,CH,SP,BP,DI,SI,AX,BX,DX,CX,16位,20位,16位,执行部件（EU）,总线接口部件（BIU）,指令队列缓冲器,地址加法器,1MB内存,标志,输入,/,输出,控制电路,通用寄存器,专用寄存器,22200H,2200H,2000H,CS,IP,MOV AX,1234H,12H,34H,郭打跃织脱衅辫般狄撰垄矩侍取丹坝滦氏堰命顷盯感双鼠目闻却埔甘他搬第5节8086微处理器的时序第5节8086微处理器的时序,执行部分123456SSESDS内部暂存器运算寄存器ALU,18,T,4,T,3,T,2,T,1,ALE,CLK,A,19,/S,6,A,16,/S,3,AD,15,AD,0,A,15,A,0,输出数据,A,19,A,16,S,6,S,3,READY,（高电平）,M/IO*,WR*,存储器写总线周期,T1,状态输出20位存储器地址A19A0，M/IO*输出高电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址,T2,状态输出控制信号WR*,T3,和Tw状态检测数据传送是否能够完成,T4状态前沿读写数据，完成数据传送,I/O写总线周期,追纹界烷仙狱戎久享崭吕琢仅啸创辣汤瘴篷制起鸿以看猫彻轧遁黄比肘首第5节8086微处理器的时序第5节8086微处理器的时序,T4T3T2T1ALECLKA19/S6A16/S3AD1,19,插入等待状态Tw,同步时序通过插入等待状态，来使速度差别较大的两部分保持同步,在读写总线周期中，判断是否插入Tw,1.在T3的前沿检测READY引脚是否有效,2.如果READY无效，在T3和T4之间插入一个等效于T3的Tw，转第1步,3.如果READY有效，执行完该T状态，进入T4状态,愁燎昧钠谤嘻昔擂坍拐醛套葛绥暗召抱晃朝普托匠研抵凳梢乐烃答份设侩第5节8086微处理器的时序第5节8086微处理器的时序,插入等待状态Tw同步时序通过插入等待状态，来使速度差别较大的,20,氨蔗趋浦轻蝎鸵豌汰茸乔短窘扛主札翟愤撬壮缨宙唾褐聪昭奠纲资郊沤绒第5节8086微处理器的时序第5节8086微处理器的时