显示译码器课件

单击以编辑,母版标题样式,单击以编辑母版文本样式,第二级,第三级,第四级,第五级,#,三、显示,译码器,二,-,十进制数码,显示,译码器,数码,显示器,在数字逻辑系统中，常常要把测量数据和运算结果用十进制数显示出来，这就要用显示译码器，将,BCD,代码译成能够用显示器件显示出的十进制数。,常用的显示器件：,半导体数码管；,液晶数码管；,荧光数码管。,三、显示译码器二-十进制数码显示数码 在数字逻,1,四、显示,译码器,半导体数码管（或称,LED,数码管）是常用的显示器件，其基本单元是发光,PN,结，目前较多采用磷砷化镓做成的,PN,结，封装成为发光二极管。当外加正向电压时，就能发出清晰的光线。,发光二极管的工作电压为,1.5,3V,由于工作电流为几毫安到十几毫安比较小,故,实际电路应串接适当的限流电阻,。,多个,PN,结可以分段封装成半导体数码管，每段为一发光二极管，其字形结构如图（,b,）所示。选择不同字段发光，可显示出不同的字形。,四、显示译码器 半导体数码管（或称LED数码管,2,七段数码,显示器的两种结构形式：,a,b,c,d,e,f,g,（,1,）共阴结构,a,b,c,d,e,f,g,1,1,1,与,“,1,”,电平驱动,(,输出高电平有效）的显示译码器配合使用；,（,2,）共阳结构,0,0,0,a,b,c,d,e,f,g,V,CC,与,“,0,”,电平驱动（输出低电平有效）的显示译码器配合使用。,1,、七段数码显示器,七段数码显示器的两种结构形式：abcdefg（1）共阴结构a,3,f,a,d,g,e,0,9,a b c d e f g,0,1,2,3,4,5,6,7,8,9,b,c,0,1 1,0 0 0 0,1 1,0,1 1,0,1,1 1 1 1 1 1,0,1 1 1 1,0 0,1,0,1 1,0 0,1 1,1 1 1,0,0,1 1,1 1 1 1 1 1 1,七段数码,显示器显示数字的情况：,1,0,1,1,0,1 1,0 0,1,1 1,1 1,1,1 1,0 0 0 0,共阴数码管,fadge09 a b c,4,2,、集成显示译码器,74HC4511,（,BCD,七段显示译码器）,1,2,3,4,5,6,7,8,16,15,14,13,12,11,10,9,74HC4511,输出：,接数码显示器,输入,输入,（,1,）外引线排列图,控制端,（,2,）逻辑符号,74HC4511,2、集成显示译码器74HC4511（BCD七段显示译码器）1,5,集成显示译码器,CC14547,4,线,7,段译码器,/,驱动器,CC14547,的逻辑功能示意图,CC14547,BI,D,C,B,A,BI,Y,g,Y,f,Y,e,Y,d,Y,c,Y,b,Y,a,消隐控制端，低电平有效。,8421,码输入端,译码驱动输出端，高电平有效。,继续,集成显示译码器CC145474 线 7 段译码器/驱动,6,4,线,-,7,段译码器,/,驱动器,CC14547,真值表,消隐,0,0,0,0,0,0,0,0,1,1,1,1,消隐,0,0,0,0,0,0,0,0,1,1,1,1,消隐,0,0,0,0,0,0,0,1,0,1,1,1,消隐,0,0,0,0,0,0,0,0,0,1,1,1,消隐,0,0,0,0,0,0,0,1,1,0,1,1,消隐,0,0,0,0,0,0,0,0,1,0,1,1,9,1,1,0,0,1,1,1,1,0,0,1,1,8,1,1,1,1,1,1,1,0,0,0,1,1,7,0,0,0,0,1,1,1,1,1,1,0,1,6,1,1,1,1,1,0,0,0,1,1,0,1,5,1,1,0,1,1,0,1,1,0,1,0,1,4,1,1,0,0,1,1,0,0,0,1,0,1,3,1,0,0,1,1,1,1,1,1,0,0,1,2,1,0,1,1,0,1,1,0,1,0,0,1,1,0,0,0,0,1,1,0,1,0,0,0,1,0,0,1,1,1,1,1,1,0,0,0,0,1,消隐,0,0,0,0,0,0,0,0,Y,g,Y,f,Y,e,Y,d,Y,c,Y,b,Y,a,A,B,C,D,BI,数字显示,输 出,输 入,4,线,-,7,段译码器,/,驱动器,CC14547,的逻辑功能示意图,CC14547,BI,D,C,B,A,BI,Y,g,Y,f,Y,e,Y,d,Y,c,Y,b,Y,a,0,0,0,0,0,0,0,0,消隐,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,1,1,1,0,1,0,1,0,1,消隐,消隐,消隐,消隐,消隐,消隐,9,8,7,6,5,4,3,2,1,0,1,1,0,0,1,1,1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,1,0,0,1,1,0,1,1,0,1,1,1,0,0,1,1,0,1,0,0,1,1,1,1,1,0,1,1,0,1,1,0,0,0,0,1,1,0,0,1,1,1,1,1,1,1,0,0,1,0,0,0,1,1,1,1,0,0,1,1,0,1,0,1,0,0,0,1,0,1,1,0,0,0,1,0,0,1,0,0,0,0,0,0,0,允许数码显示,伪码,相应端口输出有效电平,1,，使显示相应数字。,输入,BCD,码,a,g,f,b,c,禁止数码显示,继续,4 线-7 段译码器/驱动器CC14547真值表消隐0000,7,集成显示译码器,74LS48,灯测试输入,灭零输入,灭灯输入灭零输出,集成显示译码器74LS48灯测试输入灭零输入灭灯输入灭零输,8,RI,为,0,时，使,Ya-Yg=0,，全灭,RBI,为,0,且,A,3,A,0,0,时，使,Ya-Yg=0,，全灭,控制端,74LS48,输入数据,输出,为,0,时，使,Ya-Yg=1,亮,“,8,”,：工作正常,LT,控制端,：测试端,LT,RI,：,灭灯输入,RBI,：灭零输入端,：,灭零输出端,RBO,控制端功能,电源,5V,RI/RBO,74LS48,GND,Vcc,地,A,3,A,2,A,1,A,0,Ya,Yb,Yd,Yf,Ye,Yg,Yc,LT,RBI,RBO,，当,RBI,0,且,A,3,A,0,0,时，,=0;,否则 ,1,RBO,RBO,继续,RI为0时，使Ya-Yg=0，全灭RBI 为0且A3A0,9,灭零输出,接相邻位,(,靠中间,),的,灭零输入,RBI,和,RBO,配合使用，可使多位数字显示时的最高位及小数点后最低位的,0,不显示,RBI,为,0,且,A,3,A,0,0,时，使,Ya-Yg=0,，全灭。,RBO,，当,RBI,0,且,A,3,A,0,0,时，,=0,；否则 ,1,RBO,RBO,LS48,7,RBI,RBO,RBI,RBO,RBI,RBO,RBI,RBO,RBI,RBO,RBI,RBO,RBI,RBO,RBI,RBO,RBI,RBO,RBI,RBO,0 0 5 6 7 9 9 0 0 0,“1”,“1”,继续,灭零输出接相邻位(靠中间)的灭零输入RBI和RBO配合使用，,10,显示译码器,74LS48,与数码管的连接,5V,a,b,c,d,e,f,g,74LS48,GND,Vcc,电源,5V,A,3,A,2,A,1,A,0,Ya,Yb,Yd,Yf,Ye,Yg,Yc,LT,RI,RBI,输入信号,BCD,码,继续,显示译码器74LS48与数码管的连接5Vabcdefg74,11,74HC138,用,2,片,74HC138,级联扩展成,4,线,-16,线译码器。,4-16,线译码器,输出的问题：,输入的问题：,译码器的应用,1.,级联,(,扩展,),74HC138 用2片74HC138级联扩展成4线-16线,12,74HC138(1),输出的问题：,输入的问题：,74HC138(2),低位,高位,A,3,A,2,A,1,A,0,芯片工作情况,0 0 0 0,0 1 1 1,1 0 0 0,1 1 1 1,138(1),译码,138(2),禁止,138(1),禁止,138(2),译码,A,0,A,1,A,2,A,3,1,连完之后可再检查确认,74HC138(1)输出的问题：输入的问题：74HC13,13,原理：,二进制译码器输出能提供 输入变量的,全部最小项,的,反函数,输出信号：,任何组合逻辑函数都可以表示成为最小项之和的标准形式。,译码器,与非门,m,i,组合逻辑函数,译码器的应用,2,.,用译码器实现组合逻辑函数,原理：二进制译码器输出能提供 输入变量的全部最小项的反函数输,14,设计步骤：,(),选择集成二进制译码器。,待设计的逻辑函数的 变量数目,译码器输入代码的位数,(),将逻辑函数变换成标准的与非表达式。,(),确定输入变量与译码器输入端的对应关系，画连线图。,则用译码器和与非门可以实现任意的,m,（,m,n,）,变量组合逻辑函数。,如果,译码器的输入代码位数为,n,，,74HC138,设计步骤：()选择集成二进制译码器。待设计的逻辑函数的 变,15,试用,3-8,线译码器,74HC138,设计一个多输出的组合逻辑电路。输出的逻辑函数式为：,（,1,）先将逻辑函数化为最小项之和的标准与或式；,例：,试用3-8线译码器74HC138设计一个多输出的组合逻辑电路,16,（,1,）先将逻辑函数化为最小项之和的标准与或式；,（,2,）将逻辑函数化为标准的与非,-,与非表达式：,（1）先将逻辑函数化为最小项之和的标准与或式；（2）将逻辑函,17,（,2,）将逻辑函数化为标准的与非,-,与非表达式：,（,3,）确定函数输入变量与译码器输入端的对应关系，画连线图,74HC138,A,B,C,1,&,&,&,&,（2）将逻辑函数化为标准的与非-与非表达式：（3）确定函数输,18,（,3,）确定函数输入变量与译码器输入端的对应关系，画连线图,74HC138,A,B,C,1,&,&,&,&,（3）确定函数输入变量与译码器输入端的对应关系，画连线图74,19,由于有,A,、,B,、,C,三个变量,，故选用,3,线,-,8,线,译码器。,解：,(,1,),根据逻辑函数选择译码器,练,试用译码器和门电路实现逻辑函数,选用,3,线,-,8,线,译码器,74LS138,，并令,A,2,=,A,，,A,1,=,B,，,A,0,=,C,。,(,2,),将函数式变换为标准,最小项之或,的形式,(,3,),根据译码器的输出有效电平确定需用的门电路,继续,由于有 A、B、C 三个变量，故选用 3 线-8 线译码,20,A,B,C,Y,Y,1,Y,0,Y,3,Y,4,Y,2,Y,5,Y,6,Y,7,1,ST,A,ST,B,ST,C,A,0,A,1,A,2,CT74LS138,(,4,),画连线图,Y,&,CT74LS138,输出低电平有效,，,，,i,=0 7,因此，将,Y,函数式变换为,采用,5,输入,与非门,，其输入取自,Y,1,、,Y,3,、,Y,5,、,Y,6,和,Y,7,。,自己看,p103,例,3.3.3,继续,ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTC,21,输 出,输 入,0 0 1,1 0 0,1 0 1,0 1 0,1 0 1,0 1 0,0 1 1,1 0 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,L,F G,A,B C,真值表,练：,已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。,结束,输 出输,22,