集成电路制造工艺课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,集成电路版图设计与验证,第三章 集成电路制造工艺,集成电路版图设计与验证第三章 集成电路制造工艺,1,3.1双极集成电路制造流程,双极集成电路最主要的应用领域是模拟和超高速集成电路。,每个晶体管之间必须在电学上相互隔离开，以防止器件之间的相互影响。,下图为采用场氧化层隔离技术制造的NPN晶体管的截面图，制作这种结构晶体管的简要工艺流程如下所示：,3.1双极集成电路制造流程双极集成电路最主要的应用领域是模拟,2,3.1双极集成电路制造流程,3.1双极集成电路制造流程,3,3.1双极集成电路制造流程,（1）原始材料选取：制作NPN晶体管的原始硅材料通常是P型轻掺杂硅片,（2）制作埋层：埋层的主要作用是减小集电极的串联电阻,（3）初始氧化，利用热氧化生长厚度约为500一1000nm的氧化层,（4）生长N型外延层(图b),3.1双极集成电路制造流程（1）原始材料选取：制作NPN晶体,4,3.1双极集成电路制造流程,3.1双极集成电路制造流程,5,3.1双极集成电路制造流程,（5）形成横向氧化物隔离区(图c，d，e),（6）形成基区（图f）,（7）形成接触孔（图g）,（8）形成发射区（图h）,（9）金属化,（10）合金,（11）形成钝化层,（12）测试、封装，完成集成电路的制造工艺,3.1双极集成电路制造流程（5）形成横向氧化物隔离区(图c，,6,3.1双极集成电路制造流程,3.1双极集成电路制造流程,7,3.1双极集成电路制造流程,3.1双极集成电路制造流程,8,3.1双极集成电路制造流程,3.1双极集成电路制造流程,9,3.2MOS集成电路工艺流程,早在1963年，FMwanlass和C TSah首次提出了CMOS技术CMOS是英文Complementary Metal Oxide Semiconductor的简称，即互补CMOS技术,可以简单地将CMOS反相器看成是电压控制的单刀双掷开关，当vI为低电平时，NMOST截止，PMOST导通，输出电子vo为高；相反，当vI为高电平时，NMOST导通，PMOST截止，输出电平vo为,低,3.2MOS集成电路工艺流程早在1963年，FMwanl,10,3.2MOS集成电路工艺流程,在CM0S反相器中，不论它处在哪一种逻辑状态(VlVDD或VSS)，都有一个晶体管处于截止态，因此电源和地之间的电流很小，CMOC电路的功耗也就很小。,除此以外，CMOC集成电路还具有设计灵活、抗干扰能力强、单一工作电源、输入阻抗高、适合于大规模集成等特点，CMOS集成电路已经以绝对优势成了集成电路工业的主流技术,3.2MOS集成电路工艺流程在CM0S反相器中，不论它处在哪,11,3.2MOS集成电路工艺流程,3.2MOS集成电路工艺流程,12,3.2MOS集成电路工艺流程,（1）初始材料准备：一般采用(100)晶向的硅片,（2）,形成N阱,(图(a),初始氧化,淀积氮化硅层,光刻，定义出N阱,反应离子刻蚀氯化硅层,N阱离子注入，注磷,3.2MOS集成电路工艺流程（1）初始材料准备：一般采用(1,13,3.2MOS集成电路工艺流程,3.2MOS集成电路工艺流程,14,3.2MOS集成电路工艺流程,（3）,形成P阱,(图(b)，(c),在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化,去掉光刻胶及氮化硅层,P阱离子注入，注硼，并退火驱入,去掉N阱区的氧化层,3.2MOS集成电路工艺流程（3）形成P阱(图(b)，(c),15,3.2MOS集成电路工艺流程,(4),形成场隔离区,(图(d),场氧化区,3.2MOS集成电路工艺流程(4)形成场隔离区(图(d),16,3.2MOS集成电路工艺流程,(5),形成多晶硅栅,(图(d)(e),生长栅氧化层,淀积多晶硅,光刻多晶硅栅,刻蚀多晶硅栅,淀积氧化层,3.2MOS集成电路工艺流程(5)形成多晶硅栅(图(d)(,17,3.2MOS集成电路工艺流程,(6),形成N管源漏区,(图(e),光刻，利用光刻胶将PMOS区保护起来,离子注入磷或砷，形成N管源漏区,(7),形成P管源漏区,(图(e),光刻，利用光刻胶将NMOS区保护起来,离子注入磷或砷，形成P管派漏区,3.2MOS集成电路工艺流程(6)形成N管源漏区(图(e),18,3.2MOS集成电路工艺流程,3.2MOS集成电路工艺流程,19,3.2MOS集成电路工艺流程,(8),形成接触孔,(图(f),化学气相淀积磷硅玻璃层,退火和致密,光刻接触孔版,反应离子到蚀磷硅破璃，形成接触孔,3.2MOS集成电路工艺流程(8)形成接触孔(图(f),20,3.2MOS集成电路工艺流程,3.2MOS集成电路工艺流程,21,3.2MOS集成电路工艺流程,(9),形成第一层金属,(图(g)，(h),淀积金属钨(W)，形成钨塞,淀积金属层，如AtSi、A15cu合金等,光刻第一层金后版，定义出连线图形,反应离子刻蚀金属层，形成互连图形,(10),形成穿通接触孔,(图(i),化学气相淀积磷徒玻璃层,通过化学机械抛光进行平坦化,光刻穿通接触孔版,反应离子刻蚀绝缘层，形成穿通接触孔,3.2MOS集成电路工艺流程(9)形成第一层金属(图(g)，,22,3.2MOS集成电路工艺流程,3.2MOS集成电路工艺流程,23,3.2MOS集成电路工艺流程,（11）,形成第二层金属,(图(i),淀积金属层，如A1Si、A1siCu合金等,光刻第二层金属版，定义出连线图形,反应离子刻蚀，形成第二层金属互连图形,3.2MOS集成电路工艺流程（11）形成第二层金属(图(i),24,3.2MOS集成电路工艺流程,(12)合金,(13)形成钝化层,在低温条件下(小于300 c）淀积氮化硅,光刻钝化版,刻蚀氮化硅，形成钝化图形,(14)测试、封装，完成集成电路的制造工艺,3.2MOS集成电路工艺流程(12)合金,25,3.3光刻与刻蚀技术,光刻是集成电路中十分重要的一种加工工艺技术它是指通过类似于洗印照片的原理，通过曝光和选择腐蚀等工序将掩膜版上设计好的图形转移到硅片上的过程,光刻所需要的三要素为：光刻胶、掩膜版和光刻机,3.3光刻与刻蚀技术光刻是集成电路中十分重要的一种加工工艺技,26,27,3.4氧化,在现代集成电路工艺中，氧化是必不可少的工艺技术在硅表面上生长的氧化硅层不但能紧紧地依附在硅衬底上，而旦具有非常稳定的化学性质和电绝缘性，因此氧化硅层在集成电路中起着极其重要的作用,3.4氧化在现代集成电路工艺中，氧化是必不可少的工艺技术在,28,3.4氧化,3.4氧化,29,3.5扩散与离子注入,掺杂是指将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等各种结构的目的,集成电路工艺中经常采用的掺杂技术主要有扩散和离子注入两种,扩散运用于结较深(o.3um)、线条较粗(3um)的器件；离子注入则适用于浅结与细线条图形两者在功能上有一定的互补性，有时需要联合使用,3.5扩散与离子注入掺杂是指将需要的杂质掺入特定的半导体区域,30,3.5扩散与离子注入,离子注入是将具有很高能量的带电杂质离子射入半导体衬底中的掺杂技术，它的掺杂深度由注入杂质离子的能量、杂质离子的质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定,3.5扩散与离子注入离子注入是将具有很高能量的带电杂质离子射,31,3.6化学汽相淀积（CVD）,化学汽相淀积是指通过气态物质的化学反应，在衬底上淀积一层,薄膜材料,的过程。CVD膜的结构可以是单晶、多晶或非晶态，淀积单晶硅薄膜的CVD过程通常被称为外延,3.6化学汽相淀积（CVD）化学汽相淀积是指通过气态物质的化,32,3.6化学汽相淀积（CVD）,CVD技术具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点。利用CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的sio,2,、多晶硅、非晶硅、氮化硅、金属(钨、钼)等。,3.6化学汽相淀积（CVD）CVD技术具有淀积温度低、薄膜成,33,3.7接触与互连,在集成电路制造过程中，不仅要使各个器件之间在电学上相互隔离开；而且还要根据电路的要求，通过接触孔和互连材料将各个独立的器件连接起来，实现集成电路的功能,3.7接触与互连在集成电路制造过程中，不仅要使各个器件之间在,34,3.7接触与互连,接触与互连的基本工艺步骤为：,（1）为了减小接触电阻，在需要互连的区域首先要进行高浓度掺杂；,（2）淀积一层绝缘介质膜，如氧化硅、掺磷氧化硅（又叫磷硅玻璃，简称PSG)等；,（3）通过光刻、刻蚀等工艺在该介质膜上制作出接触窗口，又叫欧姆接触孔；,3.7接触与互连接触与互连的基本工艺步骤为：,35,3.7接触与互连,（4）利用蒸发、溅射或CVD等方法形成互连材料膜，如铝、A1si、cu等；,（5）利用光刻、刻蚀技术定义出互连线的图形；,（6）为了降低接触电阻率，在400一450 C的N,2,H,2,气氛中进行热处理，该工序一般称为合金。,3.7接触与互连（4）利用蒸发、溅射或CVD等方法形成互连材,36,3.7接触与互连,金属膜的形成方法：,在集成电路工艺中，淀积金属薄膜最常用的方法是蒸发和溅射，这两种方法都属于物理气相淀积(FVD)技术少数金属也可以来用CVD方法淀积。,3.7接触与互连金属膜的形成方法：,37,3.7接触与互连,多层金属互连技术,3.7接触与互连多层金属互连技术,38,39,3.8隔离技术,在集成电路中需要制作大量的晶体管，如何把这些晶体管在电学上隔离开是非常重要的，也是集成电路中必不可少的工艺步骤。隔离质量的优劣对电路性能、成品率和可靠性等都有很大的影响,3.8隔离技术在集成电路中需要制作大量的晶体管，如何把这些晶,40,3.8隔离技术,CMOS集成电路隔离工艺,MOS晶体管结构本身具有自隔离性，在同一硅片上制作的MOS晶体管无需采用任何隔离措施就自然地相互隔离开,但当相邻MOS管之间的场氧化层上有导线经过时，该导线将成为寄生MOS管的栅极，若导线上的电压增大到一定的程度就可能导致寄生M0S管开启，使相邻晶体管之间的隔离被破坏,因此，MOS集成电路隔离的实质就是如何防止场寄生晶体管开启,3.8隔离技术CMOS集成电路隔离工艺,41,3.8隔离技术,防止场寄生晶体管开启的途径主要有两种；增大场氧化层厚度和提高场氧下面硅层的表面掺杂浓度,（1）标准场氧化隔离：为了防止场区寄生晶体管的开启，场氧化层必须足够厚，而厚的场氧化层势必会造成较高而且陡直的氧化韧台阶，这对金属布线时的台阶覆盖非常不利，甚至会造成断铝等现象,3.8隔离技术防止场寄生晶体管开启的途径主要有两种；增大场氧,42,43,3.8隔离技术,（2）局域氧化隔离(Local Oxidation Isolation，缩写为LOCOS)：,首先在硅片上热生长一层薄氧化层，并CVD淀积一层氯化硅，之后进行光刻，以光刻胶作为掩蔽层刻蚀场区的氮化硅、氧化硅层。,并通过离子注入进行场区掺杂，去胶以后利用氮化硅作为掩蔽层进行场区氧化最后再去掉氮化硅，便完成了LOCOS隔离工艺,3.8隔离技术（2）局域氧化隔离(Local Oxidati,44,勤检查，重整改，除隐患，保安全。,11月-24,11月-24,Monday,November 11,2024,爱惜原料一点一滴，包装很重要。,17:23:49,17:23:49,17:23,11/11/2024 5:23:49 PM,实施,ISO9000,标准，规范企业管理行为。,11月-24,17:23:49,17:23,Nov-24,11-Nov-24,疏忽一时痛苦一世。,17:23:49,17:23:49,17:23,Monday,November 11,2024,安全的本质是生命，安全的意义是效益。,11月-24,11月-24,17:23:49,17:23:49,November 11,2024,安全来于警惕事