第八章可编程逻辑器件课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,0,11 十一月 2024,1,第八章可编程逻辑器件,第八章 可编程逻辑器件PLD,Programmable Logic Device,8.1 概述,一、PLD的基本特点,1.数字集成电路从功用上有分为通用型、公用型两大类,2.PLD的特点：是一种按通用器件来消费，但逻辑功用是由用户经过对器件编程来设定的,数字,系统,二、PLD的开展和分类,PROM是最早的PLD,PAL 可编程阵列逻辑,FPLA 现场可编程阵列逻辑,GAL 通用阵列逻辑,EPLD 可擦除的可编程逻辑器件,FPGA 现场可编程门阵列,ISP-PLD 在系统可编程的PLD,三、LSI中用的逻辑图符号,8.2 现场可编程逻辑阵列 FPLA,组合电路和时序电路结构的通用方式,A,0,An-1,W0,W(2,n,-1),D0,Dm,8.2 FPLA,组合电路和时序电路结构的通用方式,8.3 PALProgrammable Array Logic,8.3.1 PAL的基本电路结构,一、基本结构方式,可编程与阵列+固定或阵列+输入电路,最复杂的方式为：,二、编程单元,出厂时，,一切的交叉点均有熔丝,8.3.2 PAL的输入电路结构和反应方式,一.公用输入结构,用途：发生组合逻辑电路,二.可编程输入/输入结构,用途：组合逻辑电路，,有三态控制可完成总线衔接,可将输入作输入用,三.寄存器输入结构,用途：发生时序逻辑电路,四.异或输入结构,时序逻辑电路,还可便于对与-或输入求反,五.运算反应结构,时序逻辑电路,可发生A、B的十六种算术、逻辑运算,8.3.3 PAL的运用举例,2、输入结构类型太多，给设计和运用带来方便。,2、输入端设置了可编程的输入逻辑宏单元OLMC经过编程可将OLMC设置成不同的任务形状，即一片GAL便可完成PAL 的5种输入任务形式。器件的通用性强；,GAL的优点：,1、由于采用的是双极型熔丝工艺，一旦编程后不能修正；,PAL的缺乏：,1、采用电可擦除的E2CMOS工艺可以屡次编程；,3、GAL任务速度快，功耗小,8.4 通用逻辑阵列 GAL,8.4.1 电路结构方式,可编程与阵列+固定或阵列+可编程输入电路,OLMC,编程单元,采用E,2,CMOS 可改写,GAL的电路结构与PAL相似，由可编程的与逻辑阵列、,固定的或逻辑阵列和输入电路组成，但GAL的输入端增设了,可编程的的输入逻辑宏单元OLMC。经过编程可将,OLMC设置为不同的任务形状，可完成PAL的一切输入结构，发生组合、时序逻辑电路输入。,可编程与阵列32X64位,2、GAL举例GAL16V8的电路结构图,8个输入,缓冲器,29,8个反馈/输入缓冲器,8个三态,输入缓冲,器1219,8个输入逻辑宏单元OLMC,输入使能缓冲器,可编程逻辑器件中的宏单元,8.4.2 OLMC,数据选择器,数据选择器,乘积项数据选择器(2选1),输入数据选择器(2选1),三态数据选择器(4选1),反应数据选择器(4选1),4个数据选择器：用不同的控制字完成不同的输入电路结构方式,乘积项数据选择器：依据AC0和AC1(n)决议与逻辑阵列的第一乘积项能否作为或门的一个输入端。只要在G1的输入为1时，第一乘积项是或门的一个输入端。,乘积项数据选择器(,2选1),OMUX：依据AC0和AC1(n)决议OLMC是组合输入还是寄存器输入形式,输入数据选择器(2选1)OMUX,三态数据选择器(4选1),三态数据选择器受AC0和AC1(n)的控制，用于选择输入三态缓冲器的选通讯号。可区分选择VCC、地、OE和第一乘积项。,工作,AC0 AC1(,n,),TX（输出）,0 1,地电平,0 0,V,CC,1 0,OE,1 1,第一乘积项,工作,高阻,OE=1，工作,OE=0，高阻,1，工作,0，高阻,三态缓冲器,的工作状态,FMUX：,依据AC0和AC1(n)的不同编码，使反向传输的电信号也对应不同。,反应数据选择器(4选1)OMUX,功 能,组合,SYN,AC0,AC1(n),XOR(n),输出相位,备 注,专用输入,1,0,1,1，11脚为数据输入端，输出三态门禁止,专用组合输出,1,0,0,0,1,反相,同相,1，11脚为数据输入端，组合输出，三态门选通,反馈组合输出,1,1,1,0,1,反相,同相,同上，三态门由第一乘积项选通，反馈取自I/O口,时序电路中的组合输出,0,1,1,0,1,反相,同相,1脚接CP，11脚接OE，该宏单元为组合输出，但至少有一个宏单元为寄存器输出,寄存器输出,0,1,0,0,1,反相,同相,1脚接CP，11接OE,1.通用阵列逻辑GAL,在PLA和PAL基础上开展起来的增强型器件.电路设计者可依据需求编程，对宏单元的外部电路停止不同形式的组合，从而使输入功用具有一定的灵敏性和通用性。,2.复杂可编程逻辑器件CPLD,集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件。这些逻辑块可以经过共享可编程开关阵列组成的互连资源，完成它们之间的信息交流，也可以与周围的I/O模块相连，完成与芯片外部交流信息。,5.GAL的编程与开发,软件工具,硬件工具,8.5 可擦除的可编程逻辑阵列EPLD,一、结构特点,相当于,与-或阵列PAL+OLMC,二、采用EPROM工艺,集成度提高,8.7 现场可编程门阵列FPGA,一、基本结构,1.IOB,2.CLB,3.互连资源,4.SRAM,1.IOB,可以设置为输入/输入；,输入时可设置为：同步经触发器,异步不经触发器,2.CLB,自身包括了组合电路和触发器，可构成小的时序电路,将许多CLB组合起来，可构成大系统,3.互连资源,4.SRAM散布式每一位触发器控制一个编程点,二、编程数据的装载,数据可先放在EPROM或PC机中,通电后，自行启动FPGA外部的一个时序控制逻辑电路，将在EPROM中寄存的数据读入FPGA的SRAM中,装载完毕后，进入编程设定的任务形状,！每次停电后，SRAM中数据消逝,下次任务仍需重新装载,8.8 在系统可编程通用数字开关ispGDS,ispGDS22的结构框图,8.9 PLD的编程,以上各种PLD均需离线停止编程操作，运用开发系统,一、开发系统,硬件：计算机+编程器,软件：开发环境软件平台,VHDL,Verilog,真值表，方程式，电路逻辑图Schematic,形状转换图 FSM,二、步骤,笼统系统设计采用Top-Down的设计方法,选定PLD,选定开发系统,编写源顺序或输入文件,调试，运转仿真，发生下载文件,下载,测试,