电工技术电子技术-清华-32时序逻辑电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,电工技术,*,第,32,讲,第,14,章 时序逻辑电路,14.1,触发器,R-S,触发器,D,触发器,14.2,寄存器,11/10/2024,电工技术,第,14,章 时序逻辑电路,14.1,触发器,14.1.1 R-S,触发器,&,&,R,D,S,D,Q,Q,R,D,RESET,直接复位端,S,D,SET,直接置位端,Q,Q,输出端,1.,基本的,R-S,触发器,组成：用,2,个与非门,(,或或非门,),构成,11/10/2024,电工技术,R-S,触发器真值表,R,D,S,D,Q,Q,0 1 0 1,(,复位,),1 0 1 0(,置位,),1 1,保持原状,0 0,不确定,&,&,R,D,S,D,Q,Q,0,1,1,1,0,0,R,D,=0,同时,S,D,=1,时,Q=0,。故,R,D,称为,复位端,或称为,清,0,端,11/10/2024,电工技术,R-S,触发器真值表,&,&,R,D,S,D,Q,Q,0,1,1,1,0,0,R,D,S,D,Q,Q,0 1 0 1,(,复位,),1 0 1 0(,置位,),1 1,保持原状,0 0,不确定,S,D,=0,同时,R,D,=1,时,Q=1,。故,S,D,称为,置位端,或称为,置,1,端,11/10/2024,电工技术,&,&,R,D,S,D,Q,Q,R-S,触发器真值表,R,D,S,D,Q,Q,0 1 0 1,(,复位,),1 0 1 0(,置位,),1 1,保持原状,0 0,不确定,指,R,、,S,从,01,或,10,变成,11,时,输出端状态不变,1,1,1,1,0,0,11/10/2024,电工技术,&,&,R,D,S,D,Q,Q,R-S,触发器真值表,R,D,S,D,Q,Q,0 1 0 1,(,复位,),1 0 1 0(,置位,),1 1,保持原状,0 0,不确定,指,R,D,、,S,D,同时从,00,变成,11,时,输出端状态不定,0,0,1,1,1,1,11/10/2024,电工技术,R-S,触发器真值表,R,D,S,D,Q,Q,0 1 0 1,(,复位,),1 0 1 0(,置位,),1 1,保持原状,0 0,不确定,指,R,D,、,S,D,同时从,00,变成,11,时,输出端状态不定,&,&,R,D,S,D,Q,Q,0,0,1,1,1,1,1,1,&,&,R,D,S,D,Q,Q,0,0,1,1,1,1,1,1,0,0,0,0,即,Q,、,Q,也可能是,01,也可能是,10,设计电路时此种情况,应避免,11/10/2024,电工技术,R-S,触发器特点,:,(1),具有两个稳态,(Q=0,Q=1,或,Q=1,Q=0),称为,双稳态触发器,.,(2),可触发使之翻转,(,使,R,D,、,S,D,之一为,0,时可翻转,).,(3),具有记忆功能,(R,D,、,S,D,都为,1,时，保持原来状态,).,11/10/2024,电工技术,R-S,触发器应用举例,:,单脉冲发生器,&,&,R,D,S,D,Q,Q,+5V,+5V,4.7k,4.7k,K,11/10/2024,电工技术,R-S,触发器应用举例,:,单脉冲发生器,&,&,R,D,S,D,Q,Q,+5V,+5V,4.7k,4.7k,K,11/10/2024,电工技术,R-S,触发器应用举例,:,单脉冲发生器,&,&,R,D,S,D,Q,Q,+5V,+5V,4.7k,4.7k,K,Q,Q,t,正脉冲,负脉冲,11/10/2024,电工技术,2.,时钟控制电平触发的,R-S,触发器,触发器功能表,&,&,R,D,S,D,Q,Q,&,&,R,S,CP,CP:,时钟脉冲,(Clock Pulse),R,、,S,控制端,CP R S Q,n+1,说明,1 0 0,Q,n,保持,1 0 1 1 置1,1 1 0 0 清0,1 1 1 不定 避免,0,Q,n,保持,11/10/2024,电工技术,时钟控制,电平触发,的,R-S,触发器,(,续,),时钟控制,只有,CP=1,时,输出端状态才能改变,电平触发,在,CP=1,时,控制端,R,、,S,的电平,(1,或,0),发生变化时,输出端状态才改变,CP R S Q,n+1,说明,1 0 0,Q,n,保持,1 0 1 1 置1,1 1 0 0 清0,1 1 1 不定 避免,0,Q,n,保持,用途,:D,触发器和,J-K,触发器的内部电路,11/10/2024,电工技术,14.1.2 D,触发器,1.,时钟控制电平触发的,D,触发器,CP R S Q,n+1,说明,1 0 0,Q,n,保持,1 0 1 1 置1,1 1 0 0 清0,1 1 1 不定 避免,0,Q,n,保持,1,D,&,&,R,D,S,D,Q,Q,&,&,R,S,CP,其他两种情况不会出现,11/10/2024,电工技术,时钟控制电平触发的,D,触发器,功能表,CP D Q,n+1,1 0 0,1 1 1,0 Q,n,CP=1,时,Q,n+1,=D,CP=0,时,保持原状,1,D,CP,&,&,R,D,S,D,Q,Q,&,&,D,触发器具有,数据记忆功能,11/10/2024,电工技术,时钟控制电平触发的,D,触发器,1,D,CP,&,&,R,D,S,D,Q,Q,&,&,R,D,S,D,符号,R,D,S,D,D,CP,Q,Q,11/10/2024,电工技术,2.,维持阻塞型,D,触发器,&,&,R,D,S,D,Q,Q,&,&,&,&,D,CP,符号,R,D,S,D,D,CP,Q,Q,11/10/2024,电工技术,维持阻塞型,D,触发器,的引脚功能,符号,R,D,直接清,0,端,(,复位端,),R=0,S=1,时,Q=0,S,D,直接置,1,端,(,置位端,),R=1,S=0,时,Q=1,小圈 表示低电平有效,D,数据输入端,CP,时钟脉冲,Q,、,Q,输出端，,Q,的小圈,表示是反相输出端,即,Q,总是与,Q,相反,R,D,S,D,D,CP,Q,Q,11/10/2024,电工技术,维持阻塞型,D,触发器,的引脚功能,(,续,),功能表,CP Q,n+1,D,触发方式:边沿触发,(时钟上升沿触发),功能表说明：,在,CP,上升沿时，,Q,等于,D,；,在,CP,高电平、低电平和下降沿,时，,Q,保持不变,R,D,S,D,D,CP,Q,Q,11/10/2024,电工技术,时钟下降沿触发的,维持阻塞型,D,触发器,R,D,S,D,D,CP,Q,Q,功能表,CP Q,n+1,D,功能表说明：,在,CP,下降沿时，,Q,等于,D,；,在,CP,高电平、低电平和上升沿,时，,Q,保持不变,11/10/2024,电工技术,3.,集成,D,触发器介绍,(1),集成双,D,触发器,74LS74,R,D,S,D,D,CP,Q,Q,R,D,S,D,D,CP,Q,Q,Vcc(+5V),GND(,地,),11/10/2024,电工技术,D,触发器应用举例:,用,D,触发器 将一个时钟进行2分频.,D,CP,Q,Q,CP,CP,Q,Q,0,1,R,D,、,S,D,不用时,甩空,或通过,4.7k,的电,阻吊高电平,频率,F,Q,=F,CP,/2,D,触发器功能,CP,时，,Q=D,11/10/2024,电工技术,用,2,个,2,分频器级联组成一个,4,分频器,D,CP,Q,Q,D,CP,Q,Q,CP,1Q,2Q,F,2Q,=F,1Q,/2=F,CP,/4,11/10/2024,电工技术,(2),集成,4D,触发器,74LS175,特点,:,一个集成电路中有,4,个,D,触发器,时钟,CP,公共,清,0,端,R,D,公共,R,D,Q,Q,R,D,Q,Q,R,D,Q,Q,R,D,Q,Q,CP,1D,2D,3D,4D,R,D,2Q,1Q,3Q,4Q,1Q,2Q,3Q,4Q,Vcc(+5V),GND,11/10/2024,电工技术,集成,4D,触发器,74LS175,的应用举例,抢答电路,1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q,Vcc,GND,1D 2D 3D 4D,CP,R,500,4,+5V,1,1,1,&,&,1,+5V,4.7k,风鸣器,CP,1kHz,主持人清,0,甲,乙,丙,丁,74LS175,参赛人,抢答按键,1,11/10/2024,电工技术,(3),集成,8D,触发器,内部有,8,个,D,触发器,Q,输出,R,公共,CP,公共,Q,D,R,Q,D,R,内部有,8,个,D,触发器,CP,1D,8D,R,D,GND,Vcc,1Q,2D,3D,4D,5D,6D,7D,2Q,3Q,4Q,5Q,6Q,7Q,8Q,11/10/2024,电工技术,课堂练习,题目,:,时钟,CP,及输入信号,D,的波形如图所示,试画,出各触发器输出端,Q,的波形,设各输出端,Q,的,初始状态,=0.,D,Q,D,CP,Q1,Q2,D,Q,D,CP,11/10/2024,电工技术,D,Q,D,CP,Q1,课堂练习,(,续,),CP,D,Q1,11/10/2024,电工技术,课堂练习,(,续,),Q2,D,Q,D,CP,CP,D,Q1,11/10/2024,电工技术,14.2,寄存器,14.2.1,数码寄存器,(,并行寄存器,),D,CP,一个,D,触发器组成,1,位的数码寄存器,CP,上升沿,Q=D,CP,高电平、低电平、,下降沿，,Q,不变,由,D,触发器组成，用于存放数码,R,D,S,D,D,CP,Q,Q,11/10/2024,电工技术,由,4D,集成电路,74LS175,组成,4,位二进制数寄存器,R,D,Q,Q,R,D,Q,Q,R,D,Q,Q,R,D,Q,Q,CP,1D,2D,3D,4D,R,2Q,1Q,3Q,4Q,1Q,2Q,3Q,4Q,Vcc(+5V),GND,吊高电平,D,3,D,2,D,1,D,0,CP,Q,3,Q,2,Q,1,Q,0,R,GND,Vcc,+5V,+5V,74LS175,（电源,CP,1D,2D,3D,4D,1Q,2Q,3Q,4Q,4D,锁存器,数码寄存器,(,续,),4,位二进制数,11/10/2024,电工技术,数码寄存器,(,续,),由,8D,集成电路,74LS273,组成,8,位二进制数寄存器,D,3,D,2,D,1,D,0,CP,Q,3,Q,2,Q,1,Q,0,R,+5V,74LS273,1D,8D,1Q,8Q,8D,锁存器,Q,4,Q,5,Q,6,Q,7,D,4,D,5,D,6,D,7,CP,8,位二进制数,D,7,D,0,11/10/2024,电工技术,数码寄存器用于计算机,并行输入,/,输出接口,外部设备,(,打印机,),8D,锁存器,1D8D,1Q8Q,CP,D,7,D,0,计算机,CPU,控制信号,计算机,CPU,数据总线,输出接口,计算机总线画法,:,一条粗线代表,8,条线,11/10/2024,电工技术,14.2.2,串行移位寄存器,1.,用,D,触发器组成的移位寄存器,Q,S,R,D,Q,S,R,D,Q,S,R,D,Q,S,R,D,Di,C,Q1,Q2,Q3,Q4,CP,串行输入,11/10/2024,电工技术,13.6,寄存器,13.6.2,串行移位寄存器,1.,用,D,触发器组成的移位寄存器,经,4,个,CP,脉冲,Di,出现在,Q4,上,Q1 Q2 Q3 Q4,CP Di,Di,Di,Di,CP Di,Di,Di,0,CP Di,Di,0 0,CP Di 0 0 0,C 0 0 0 0,由,D,触发器组成的,串行移位寄存器,功能表,Q,S,R,D,Q,S,R,D,Q,S,R,D,Q,S,R,D,Di,C,Q1,Q2,Q3,Q4,CP,串行输入,11/10/2024,电工技术,循环移位寄存器,C,Q,S,R,D,Q,S,R,D,Q,S,R,D,Q,S,R,D,Q1,Q2,Q3,Q4,CP,经,4,个,CP,脉冲,循环一周,CP Q1 Q2 Q3 Q4,0 1 0 0 0,1 0 1 0 0,2