(精品)信息材料 Chapter 3 Microelectronics

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,Chapter 3. Microelectronics,CPU processor, DRAM and other Chips,芯片材料,微电子光刻胶,20,世纪微电子技术的两大突破,半导体晶体营的问世,1948,年美国贝尔实验室的,Schockley,、,Bardeen,和,Brattain,发明了世界上第一个半导体晶体管 点接触式锗晶体管。,与电子管相比，它具有重量轻、体积小、耗电少、发热低、寿命长等优点。,这是,“,硅谷,”,和现代信息革命的源头。,Shockley,、,Bardeen,和,Brattain,荣获,1956,年诺贝尔物理学奖。,1958,年发明集成电路（,integrated circuit, IC,）,IC,尺寸越来越小,运算速度越来越快,集成密度越来越高（线宽越来越小），单个芯片上集成晶体管,10,亿个。,快于,Moore,定律，现已进入亚,0.1,m,时代。,3G,3T,存储容量由,G,位发展到,T,位；,IC,运算速度由,GHz,发展到,THz,；,传输速度由,Gb/s,发展到,Tb/s,；,ESD (Electro Static Discharge),Takecharge technical roadmap for standard CMOS and high-voltage CMOS ESD design solutions. The TakeCharge portfolio is product proven for all technologies down to and including 65nm, with 2kV HBM, 200V MM and 500V CDM product performance reported. The solution concepts for 45nm and 32nm are proven on test chips for 1Volt, 1.0nm design windows,beyond 193nm immersion lithography,45nm,芯片群芳争艳,2006,年,1,月英特尔推出业界首块,45nm,全功能,153Mb SRAM,芯片；,2006,年,6,月,TI,试制成功,45nm SRAM,存储单元，,2005,年八月,IBM,、特许、英飞凌和三星联合推出低功耗,45nm,功能芯片，真可谓,45nm,芯片群芳争艳，见表,1,。,IBM,、特许、英飞凌和三星,4,家联合推出的,45nm,芯片在,IBM,纽约,EastFishkil 300mm,晶圆厂内生产。,现代微电子技术的发展 关键在两方面：, 高性能的材料,Si,基半导体材料代替,Ge,基半导体材料，主流材料，革新之举；,多晶硅栅 代替 金属铝栅；,绝缘衬底上的,Si,材料,(Silicone on Insulator, SOI),、,GeSi,、氮氧化硅, 先进的制造加工技术（涉及众多高性能辅材）,精密的光刻技术,掺杂技术,微电子器件封装技术,微电子核心器件,CPU,的发展里程碑,CPU,历史上最难忘的十个第一,世界上研究计算机的第一人及第一位软件工程师 ,巴贝奇,现代计算机的思想由来已久，到了,19,世纪已经才日渐成熟，但是当时的技术水平很低弱，所以根本无法制造出可以运行的系统来，其中最据代表性的就是巴贝奇的分析机。,科学界已经普遍确认巴贝奇在信息科学的鼻祖地位。,1991,年，为了纪念巴贝奇,200,周年诞辰，英国肯圣顿（,Kensington,）科学博物馆根据这些图纸重新建造了一台差分机。复制过程中，只发现图纸存在着几处小的错误。复制者特地采用,18,世纪中期的技术设备来制作，不仅成功地造出了机器，而且可以正常运转。,人类历史上第一台计算机“,ENIAC”,诞生,Electronic Numerical Integrator And Computer,，它于,1946,年,2,月,15,日诞生，当时的资助者是美国军方，目的是计算弹道的各种非常复杂的非线性方程组。众所周知，这些方程组是没有办法求出准确解的，因此只能用数值方法近似地进行计算，因此研究一种快捷准确计算的办法很有必要。,那个时候的“程序设计”，需要插拔,N,多的插头,采用电子管作为基本电子元件。用了,18800,个电子管，每个电子管大约有一个普通家用,25,瓦灯泡那么大。整部电脑就有了,8,英尺高、,3,英尺宽、,100,英尺长，重达,30,吨，耗电高达,140,千瓦。每秒能进行,5000,次加法运算,世界上第一枚集成电路的通用型,CPU,诞生,1957,年，美国科学家,达默,提出,“,将电子设备制作在一个没有引线的固体半导体板块中,”,的大胆技术设想，这就是半导体集成电路的核心思想。,1958,年，德州仪器公司的工程师,基尔比,（,Jack Kilby,）在一块半导体硅晶片上将电阻、电容等分立元件集成在里面，制成世界上第一片集成电路。也正因为这件事，,2000,年的诺贝尔物理奖颁发给了已退休的基尔比。,1959,年，美国仙童公司的,诺伊斯,用一种平面工艺制成半导体集成电路，从此开启了集成电路比黄金还诱人的时代。其后，,摩尔,、,诺宜斯,、,葛洛夫,这三个,“,伙伴,”,离开原来的仙童公司，一起开创事业,筹建一家他们自已的公司 ,INTEL,。,INTEL,“集成,/,电子（,Int,egrated,El,ectronics,）”,Intel,的元老：摩尔、诺宜斯、葛洛夫,1971,年英特尔诞生了第一个微处理器,4004,只有,2300,个晶体管，功能少，计算速度较慢,在,4004,发布后不久，英特尔连续的发布了几款,CPU,：,4040,、,8008,8080A,基于,8080,芯片的计算机,Processor Technology Sol-20,历史上第一个成就两大国际企业的,CPU,1978,年，,8086,处理器诞生了。这个处理器标志着,X86,王朝的开始，英特尔的,x86,处理器成为,IBM PC,的新“大脑”。这个历史的选择也将英特尔公司日后带入了财富,500,强大公司的行列。,IBM,公司的,PC,大获成功，不但带旺了英特尔的生意，还造就了另外一个商业奇迹,微软公司。比尔,.,盖茨搭车销售了,DOS,操作系统，为今天称霸软件行业攫取了第一桶金。,带动了台湾,IT,产业腾飞。,1982,年，英特尔发布了,80286,处理器，也就是俗称的,286,。,在发布后的六年中，全球一共交付了一千五百万台基于,286,的个人电脑。,使用,80286,芯片的电脑,历史上第一个具有“多任务”功能的,CPU,1985,年，英特尔再度发力推出了,80386,处理器，标志着进入了,32,位元时代。,386,集成了,27,万,5,千只晶体管，超过了,4004,芯片的一百倍。并且,386,还是英特尔第一种,32,位处理器，同时也是第一种具有“多任务”功能的处理器,这对微软的操作系统发展有着重要的影响，所谓“多任务”就是说处理器可以在同时处理几个程序的指令。,80386,芯片,第一款与数字无关的处理器“,Pentium”,1993,年，英特尔发布了,Pentium,（奔腾）处理器。本来按照惯常的命名规律是,80586,，但是因为实际上“,586”,这样的数字不能注册成为商标使用，因此任何竞争对手都可以用,586,来混淆概念，扰乱市场。事实上在,486,发展末期，就已经有公司将,486,等级的产品标识成,586,来销售了。因此英特尔绝对使用自造的新词来作为新产品的商标,Pentium,。,Pentium,处理器集成了,310,万个晶体管,开始了奔腾折腾时代,奔,II,奔,III,奔,IV,2001,年英特尔发布了,Itanium,（安腾）处理器，标志,64,位元时代来临。,Itanium,处理器,2003,年英特尔发布了,Pentium M,处理器。,Mobile Pentium III,我国第一个具有自主知识产权的通用计算机,CPU“,龙芯,龙芯一号,CPU,是神州龙芯公司推出的兼顾通用及嵌入式,CPU,特点的新一代,32,位,CPU,，是以中国科学院计算技术研究所研制的通用,CPU,为核心，由神州龙芯公司拥有知识产权。,基于,0.18,微米,CMOS,工艺的龙芯一号,32,位微处理器的投片成功，标志着我国在现代通用微处理器设计方面实现了,零,的突破，打破了我国长期依赖国外,CPU,产品的无,芯,的历史，也标志着国产安全服务器,CPU,和通用的嵌入式微处理器产业化的开始。,龙芯,2,号最高频率为,300MHz,，功耗,1W-2W,，成品率约为,80%,左右。,民工科技产品 手工打磨处理器,MOTO-free scale 56800,芯,2.,微电子材料,集成电路材料分为功能材料、结构材料、工艺材料、辅助材料,半导体基础,半導體是指在矽,(,四價,),中添加三價或五價元素形成的電子元件，它不同於導體、非導體的電路特性，其導電有,方向性,，,使得半導體可用來製造邏輯線路，而使電路有處理資訊的功能,。,Why Silicon, Abundant, inexpensive, Thermal stability, Silicon dioxide is a strong dielectric and relatively easy to form, Silicon dioxide can be used as diffusion doping mask,P-type silicon,In the p-type silicon, the boron atom is a accepter dopant that forms a covalent bond with four adjacent silicon atoms. There is an excess of hole (absence of electrons) in the valence shell.,N-type silicon,The silicon atoms will form covalent bonds with the donor phosphorus atom. The fifth phosphorus electron is not bound to any of the surrounding silicon atoms. Because of this, the fifth phosphorus electron needs little energy to break away.,最简单的半导体,P-N,结,Schockley,等人在此基础上发明了简单的晶体管，将两个,P-N,结相连，组成,N-P-N,结三极管。,目前广泛应用于数字电路中的,金属,-,氧化层,-,半导体,-,场效应晶体管,MOSFET,提高电源效率,微电子半导体制造基本方法,采用硅平面工艺制备,PN,结的主要工艺过程,(a),抛光处理后的型硅晶片,(b),采用干法或湿法氧化 工艺的晶片氧化层制作,(c),光刻胶层匀胶及坚膜,（,d),图形掩膜、曝光,(e),曝光后去掉扩散窗口膜的晶片,（,f),腐蚀,SiO,2,后的晶片,n,-,Si,光刻胶,SiO,2,N,+,(g),完成光刻后去胶的晶片,(h),通过扩散（或离子注入）形成,P-N,结,(i),蒸发,/,溅射金属,（,j,）,P-N,结制作完成,P,-,Si,N,-,Si,SiO,2,N,+,P,型半导体制做,Complementary Metal Oxide Semiconductors (CMOS),Complementary Metal Oxide Semiconductor (CMOS) circuits require both n- and p-MOSFETs hence the name complementary. The figure above shows a schematic cross-section of typical advanced CMOS devices with low-doped drain contacts implanted through Si3N4 spacers on either side of the gate to reduce the electric field between source and drain. All gates and Ohmic contacts are silicided (using TiSi2, CoSi2 or NiSi) to reduce the resistances of gates and contacts. The reason for CMOS is that the circuit architecture only dissipates power when transistors are switched (i.e. dynamic power dissipation) apart from any leakage currents in the system (i.e. static power dissipation). Below is an animation of a CMOS inverter to demonstrate the principle - press play at the bottom left corner. Current, IDD only flows when the inverter is switched from a 1 to a 0 and so the power consumed is IDDVDD where Vin = Vout = VDD,CMOS, 最为基础的微电子器件单元,CMOS,基本结构,微电子主要材料,IC,衬底材料,栅结构材料,存储电容材料,局域互联材料,光刻材料,衬底材料,硅基材料是目前最主要的衬底材料,其它衬底材料 ,SOI,、,GaN,、,SiGe,等,1,）硅基衬底材料,单晶硅棒, 切割成晶圆（硅片） 制作芯片,die,。,尺寸越来越大,单晶硅硅锭,Single crystal silicone ingot,单晶硅切割成晶圆,单晶硅锭拉制：,Wafers are formed of highly pure (99.9999% purity), nearly defect-free single crystalline material. One process for forming crystalline wafers is known as Czochralski growth invented by the Polish chemist Jan Czochralski. In this process, a cylindrical ingot of high purity crystalline silicon is formed by pulling a seed crystal from a melt.,Czochralski Process,晶圆的制备,Raw silicon,Silicon is a simple FCC Lattice,6 ingot is drawn out of the melt. This process can take several hours,the wafers are cut from the ingot. They are usually cut 1-2mm thick with a fast wire saw. The edges of these wafers are then rounded to prevent chipping and edge cracks. The wafers are then ground and polished both chemically and mechanically to produce a very flat, mirror like surface,打磨、抛光、热应力退除、酸洗,对晶圆材料的要求,晶圆尺寸越来越大，,芯片尺寸越来越小，,刻蚀线宽越来越细，,集成度越来越高,晶圆缺陷要求 越来越严格,Y, 芯片良品率；,D, 晶圆中的平均缺陷密度；,A,芯片面积。,很低的缺陷密度，将导致极高的次品率。,晶圆缺陷的来源, 杂质, 表面污染物,Si,晶体生长的完美程度。, 单晶硅生长表面氧化物缺陷, 应力缺陷,硅片应力,单晶硅片上引入少许定向应力有益；应力过大或不可控，则成为有害缺陷。,Resistance Reduction with strained silicone,An increase in the thickness of the electrical passage layer offers massive reduction in resistance, upwards of 30% in some situations. Thin passage ways have high resistance values due to electrons literally crowding the path, thus causing an electrical bottleneck. Higher voltages can be used to push the electrons through, but this also serves to increase the power demands of the transistor circuit. By increasing the transfer area, more electrons can pass through with less restriction, thus leading to decreases in resistance, switching latency, and power consumption.,2,）其它衬底材料,SOI,绝缘体上硅,(SOI, silicon on insulator),是指在一绝缘衬底上再形成一层单晶硅薄膜，或者是单晶硅薄膜被一绝缘层,(,通常是,SiO,2,),从支撑的硅衬底中分开这样结构的材料、这种材料结构可实现制造器件的薄膜材料完全与衬底材料的隔离，,SOI,技术最初是源于蓝宝石上的硅技术,(SOS),。,1953,年,Manasevit,和,Simpson,提出这一结构的设想：直到,1970,年在器件上得到实现，与一般的体硅材料制造的器件、尤其是,CMOS,器件相比，这种结构的,CMOS,器件具有无闩锁、高速率、低功耗、小型化和抗辐射等优点，因而在航天电子、卫星电子以及便携式电子产品等领域受到普遍青睐。,SOI,是一种在硅材料与硅集成电路巨大成功的基础上出现的具有独特优势、能突破硅材料与硅集成电路限制的新技术。近年来，,SOI,技术成为微电子和光电子领域发展的前沿，拥有极其广泛的应用领域和发展前景。随着信息技术的飞速发展，,SOI,材料在高速微电子器件、低压,/,低功耗器件、抗辐照电路、高温电子学器件、微机械和光通信器件等主流商用信息技术领域的优势逐渐显现，被国际上公认为是,“,二十一世纪的微电子技术,”,和,“,新一代硅,”,。,SOI,作为,“,新一代硅,”,材料，有望取代体硅材料成为深亚微米集成电路的主流基础材料。,SOI,的大规模商用始于,90,年代末。,1998,年，,IBM,公司采用,SOI,技术在高速、低功耗、高可靠微电子主流产品上获得了突破。,IBM,将,SOI,技术作为未来的三大开发技术之一，于,1999,年进行了,SOI,逻辑器件的规模化生产，并达到体硅器件的成品率。,2002,年,IBM,用,SOI,技术推出了新型,AS/400,服务器系列，它比目前高端机型的速度几乎快出,4,倍。另外，,IBM,公司还于,2000,年,10,月宣布了其历史上最大的一笔投资，斥资,50,亿美元进行先进芯片技术的规模化生产，其中之一为,SOI,技术。,随着,IBM,公司取得成功，其他公司也纷纷跟进，,2001-2002,年间，引领世界半导体发展的几家公司如,Intel,、,AMD,、,SONY,、,TOSHIBA,等公司也进入了,SOI,领域，使得未来,SOI,的市场将会更加看好。,作为新一代优秀的结构材料，,SOI,可以用于制作光波导、光开关、光耦合器、光分波器、光复用器等硅基集成光电器件，主要应用于高速宽带互联网的接口。随着互联网的迅速普及，高速宽带网络的建设也是一个十分迫切的任务。以光纤通信为基本特征的信息高速公路网在与用户接口处需要大量的光电器件，可直接促进光通信事业的发展。,氮化物半导体衬底材料,由于,III V,族元素 氮化物（,GaN,、,AlN,、,InN,）及其合金体系等具有带隙宽、极高的热稳定性和化学稳定性、极高的热导率，采用,GaN,衬底材料制作的微电子器件可以在更高的温度下工作。,GaN, 很高的电子饱和速度（比,GaAs,快,3,5,倍）；, 适合大功率、恶劣环境工作, 航天、航空、石化、机械、军事,.,GaN semiconductor device on the sapphire and ZrB,2,substrates,Gallium Nitride-on-Diamond Wafer has 2 in. diameter,GaN,的制备,Simplified scheme of GaN growth by Sublimation Sandwich Technique,Typical,temperature distribution in the reactor of vertical configuration during sublimation growth of GaN (the substrate temperature is 1150,o,C),Concentration distributions of main gaseous species in the growth cell during sublimation growth of GaN. The color transition from blue to red indicates increasing species mass fraction,栅结构材料,栅结构,(Gate structure),是微电子,CMOS,器件中最为重要的结构之一，包括栅绝缘介质 和 栅电极 两部分。,栅绝缘介质,SiO,2,仍然是性能优良的主流 栅绝缘介质材料；,目前已能加工,1.5 nm,厚的,SiO,2,栅绝缘介质 只有几十个原子的尺寸,.,介电性好,几乎不存在体缺陷 和 面缺陷,随着,CMOS,器件尺寸越来越小，,SiO,2,栅绝缘介质 的,短沟效应,显示出来；,需用氮氧化硅材料（,SiN,x,O,y,）制作 栅绝缘结构。,氮氧化硅栅绝缘 防硼离子扩散；,较高的介电常数（相对于,SiO,2,，相对介电常数,r,5 - 7.9,）,低的漏电流密度； 较高抗老化击穿。,由于栅绝缘层厚度, 3 nm,，电子遂穿效应显现，可采用高介电材料（高,k,材料）作栅绝缘材料，如新型高,k SiO,2,等。,常见高,k,材料：,Ta,2,O,5,(,r,2535,),，,TiO,2,(,r,100,),，,(Sr,Ba)TiO,3,(,r,= 300400,),，,PZT(Pb(Zr,Ti)O,3,),等。,栅电极材料,过去的栅电极材料 金属 铝，与,Si,的兼容性良好，广泛实用。,但不适合新的,CMOS,高温制作工艺；,改用多晶硅， 但电阻率太高；,又改用 难熔金属硅化物 替代多晶硅栅电极,其它栅电极材料：,Ge,x,Si,1-x,、,W/TiN,，,材料可以通过连续改变,Ge/Si,比例，达到梯度调节其能带带隙的目的。,合适的栅电极材料至今仍为完全解决。,存储电容材料,存储电容 是 数字电路动态随机存储器,(DRAM),和 模拟电路中的重要部件,。,通用的存储电容存储材料 ,SiO,2,，不适合越来越高的精密结构要求；,目前利用 新型,氧化物铁电,材料 制作存储电容。,局域互联材料,集成电路中需要将很多加工单元部件链节起来，过去常用 多晶硅 作互联材料。,但随集成度增加、线宽更细，多晶硅高电阻的缺陷暴露出来；,用金属铝 作互联材料电阻较低，但铝与硅共熔物熔点较低，不适于高温加工阶段；,难溶金属,Mo,、,W,、,Ta,作为互联材料，电阻低，但与现有,MOS,工艺的兼容性低，不易推广。,金属硅化物作为局域互联材料是一个方向，,CoSi,2,、,TiSi,2,/CoSi,2,复合结构。,光刻原理,对底材进行区域选择性保护，裸露区域被刻蚀。,平印版、凸印版等。,3.,光刻胶,IC,与,LIC,制作的光刻胶,光刻胶涂覆于表面为,SiO,2,的单晶硅片上，在单晶硅片上制作出集成微小电阻、电容、二极管等微电子元器件。,Manufacturing steps,The manufacturing process involves four main steps:,deposition (,单晶硅片上沉积异相薄膜,SiO,2, Al,etc.,),doping (,掺杂改变导电性,),photolithography (,照相制版，制掩膜,),etching (,转印立体图案至单晶硅片上,).,Process,Plasma etch typical reaction would be:,CF,4,F, CF, CF,2, CF,3,etc.,Si(,s,) + 4F,SiF,4,(,g,),Etching result,An ion beam milled set of tracks in Si. The photoresist is still in place. Notice the accurate pattern transfer from the mask into the Si, and also that the photoresist mask is beginning to show signs of damage and wear.,微电子芯片制作工艺步骤,正性 与 负性 光刻胶,光刻胶 光致抗蚀剂,(photoresist),正性光刻胶光致可溶（易溶）,负性光刻胶光致不溶（难溶）,正性光刻胶：,光致增溶机理,邻重氮萘醌,+,线性酚醛环氧,感光化学增幅 正性胶,例外：光产酸 作用于环氧，发生开环交联，属于负性光刻胶。,用于光刻技术的新型化学放大光刻胶,J . V. Crivello,及,S. Y. Shim,利用富马酸二特丁酯，聚合形成抗蚀剂，在光产酸剂作用下，经化学放大，转变为碱溶性聚合物。,生成的聚合物具有透明、热稳定性好、易于从一些常用溶剂中注塑成型。此外,酸催化特丁基的丢失。此聚合物对紫外光刻条件敏感,但干刻蚀强度,(,在氧等离子体作用下,),不好。利用掺混其他单体如苯乙烯或烯丙基三甲基硅烷等进行共聚的措施,可以克服此缺点。,正性胶特点,灵敏度、分辨率高，用量大。,感光源：紫外、远紫外（等分子激光，,KrF 248nm,、,ArF 193nm,、,F,2,157nm),、电子束、,X,射线、例子射线等。,机理上多半属于光解、光致异构反应，不属于光固化范畴。光产酸作用于环氧除外。,化学增幅光刻胶在曝光后必须立即进行中烘，否则胶表面会形成不溶层或形成剖面为,T,形的线条。因空气微量碱性物质与光产酸剂感光产生的酸发生反应，从而影响了在中烘过程中酸的催化作用，导致羧化反应无法完成，使曝光区胶膜在碱水显影过程中无法溶解。解决：,1,）空气净化，去除痕量的碱性物质；,2,）采用低活化能的羧酸化体系，使羧酸化反应在一旦有酸催化时在室温下就可进行，从而减少环境的影响。,酸扩散可提高胶层灵敏度，但降低分辨率。将光产酸剂大分子化是一个趋势。,负性光刻胶聚乙烯醇肉桂酸酯,机理：光致耦合、交联等；,代表类型：聚乙烯醇肉桂酸酯、环化橡胶,-,多叠氮体系、水性光刻胶等,The cinnamate groups undergo 2+2 cycloaddition when irradiated, leading to a crosslinked polymer suitable as a negative tone photoresist,聚乙烯醇肉桂酸酯特点,肉桂酰基自身最大吸光波长仅,280 nm,，需增感，感光波长达,370,470 nm,（光敏化）；,无暗反应，储存期长，感光灵敏度高，分辨率,3,m,m,，已不能满足超大规模集成电路要求；,是早期比较重要的光刻胶；,在硅片基材上附着力不佳，影响在微电子工业上应用。,肉桂酰基三线态能量,50 kcal/mol,，增感剂三线态能量需接近或高于,50 kcal/mol,其他类似感光偶合基团,环化橡胶,-,多叠氮感光体系,1958,年,Koda,公司提出,叠氮光交联机理：,乃春加成于橡胶双键，形成交联,双叠氮光交联剂,环化橡胶,环化橡胶对硅基材优良的附着力；,环化程度高，则曝光分辨率高，但附着力与胶层抗蚀能力下降；,通常控制橡胶分子链平均成环数为,2,。,多叠氮光偶联剂,。,环化橡胶多叠氮体系增感剂,有机叠氮结构自身的感光波长大多在,300 nm,左右，制成光刻胶，亦需增感,二苯甲酮、芴酮、,ITX,、萘醌、蒽醌、硝基苯胺、硝基芘、三苯基噁英鎓高氯酸盐等等,环化橡胶,-,多叠氮光刻胶体系在,80,年代曾经在,IC,加工领域占据绝对主导地位。,水溶性光刻胶,水溶性高分子,+,水溶性 多叠氮感光交联剂,水溶性高分子：聚乙烯基吡咯烷酮、聚丙烯酰胺等；,水溶性叠氮光敏交联剂：,不用苯系和卤代溶剂，环保,聚酰亚胺,(PI),聚酰亚胺是一类由双功能团的有机芳香族四酸二酐和有机芳香族二胺通过缩合反应合成的聚合物材料。,聚酰亚胺独特的化学、物理、力学和,电学性能,(1),优异的,耐热性能,，可耐,350-450 ,的高温；,(2),优良的,力学性能,，对器件有一定的增强作用；,(3),化学稳定性,好，抗有机溶剂和潮气的浸湿；,(4),良好的,绝缘性,，体积电阻率可达,10,15,cm,；,(5),优良的,介电性能,，介电常数,3.0,3.4,，介电损耗,0.01,0.002,；,(6),高纯度，无机离子的量低，钠离子含量可低于,2,3mg/kg,；,(7),具有比无机介电材料,(Si0,2,，,Si,3,N,4,等,),更好的平面形成性能和力学性能；,(8),对常用基体、金属和介电材料的粘接性优良；,(9),根据需要，可形成薄膜，也可形成厚膜；,(10),成型工艺简单、易行。采用阶梯升温法，一次成型，可明显降低生产成本。,聚酰亚胺在微电子加工上应用,光刻性的聚酰亚胺材料可作为：,半导体芯片的钝化材料；,多层金属互连结构的层间介电绝缘材料；,半导体器件的缓冲保护材料，,PI,已经成为当今微电子技术中的关键材料之一。,有效阻滞电子迁移、防止,HCI/,盐化学腐蚀。,遮挡潮气，增加元器件的抗潮湿能。,增强器件的机械性能。,聚酰亚胺光刻胶,有负性胶和正性胶，,聚酰亚胺光刻胶基本特点：,以水为显影液。,高感光性。,高分辨率：亚微米级；直墙深刻。,低离子含量：,ppb,级。,光刻性的聚酰亚胺材料包括：,标准型聚酰亚胺,(standard polyimide),，非光敏性：,需借助普通光刻胶，通过曝光刻蚀制作精细的聚酰亚胺图形和通孔，以实现芯片的引线或多层金属互连结构的层间互连。,光敏性的聚酰亚胺,(photosensitive polyimides,，,PSPl),：,可直接曝光，减少制图工艺步骤，提高成品率，降低生产成本。,与普通光刻胶比较,刻蚀,PI,功能膜,光敏性聚酰亚胺光刻胶,PAE,高丙烯酸酯官能度，感光灵敏度度高,对光刻胶的要求,光刻胶的一般要求,要求有很好的成膜性。光刻时一般采用旋转涂胶的办法，即在硅片的中心滴一滴光刻胶，然后在高速旋转台上旋转，使光刻胶均匀分布在硅片上成膜。,要求胶膜对二氧化硅有强的附着力。,要有足够的光敏性。,要有良好的分辨率，所谓分辨率就是光刻可达到的最细线条的宽度。,对光刻所用腐蚀液有良好的抗腐蚀性等等。,影响光刻分辨率的因素,影响光刻分辨率的因素,曝光：,光有衍射效应，波长愈长，衍射效应愈严重。曝光时间延长，分辨率也会下降。,显影：,当用溶剂显影时，不溶的交联胶膜可以发生溶胀，因此可以使图形变形，影响分辨率。,腐蚀：,腐蚀反应是一种各向同性的反应，侧蚀现象普遍发生，得到非笔直边缘刻蚀线条。,光通过掩膜的衍射,表 光刻的分辨率问题,光波长,nm,光源,分辩率,m,可满足,RAM,436,G,线,0.7,4M,365,I,线,0.3,64M,248,KrF,0.18,0.15,256M,1G,193,ArF,0.15,0.13,1G,4G,157,F,2,激光,0.11,126,Ar,激光,0.10,提高光刻分辨率的主要改进方法,提高光刻分辨率的主要改进方法,将传统光刻中的接触曝光（掩模与硅片直接接触）改为,投影曝光,，以后又改为分步缩小投影曝光。,在使用分步重复投影曝光机的同时，采用短波长的紫外光作为光源，例如由波长,436,纳米的,G,线光源改为,365,纳米的,I,线光源和,248,纳米的激光。,采用相位移的掩模代替传统的黑白底片掩模。,用离子束进行干性腐蚀，不用腐蚀液进行湿法腐蚀。离子束腐蚀是定向腐蚀，避免了侧向腐蚀。,投影曝光提高分辨率,返回,适合,248 nm,谱线光刻胶,KrF,适合,193 nm,谱线的光刻胶,分子结构中不宜含有苯环等强吸光基团，否则降低,193 nm,谱线透过率。,ArF,适合,157 nm,谱线光刻胶,在脂肪结构上引入氧原子或氟原子，可提高材料对,153 nm,谱线的透过率。,SU-8,八官能环氧树脂厚膜光刻胶,与光产酸剂（硫鎓盐）配合，发生光交联固化。,对基材优异的附着力；,耐刻蚀、耐电镀，即使膜厚高达,1mm,，刻蚀图形边缘仍垂直，刻蚀纵横比高达,20,:,1,；,适用于微电机系统（传感，传动，电铸微齿轮、轮线圈模具）、,LCD,隔离膜等。,极高的环氧官能度使固化产物有出色的,耐热稳定性,和,抗溶剂性能,。,SU-8 photoresist,microgap detector fabrication process,微电机传感装置,4. CPU etching,2. Photoresist,: layer of organic photoresist is applied. This is like film in a camera,3. Masking,: mask is applied and UV light is shown through the gaps. UV light is now used because of its shorter wavelength. A shorter wavelength means that it can pass through a smaller mask. The UV light hardens (fixes) the photoresist.,4. Cleaning:,The unhardened mask is removed with an organic solvent,5. Etching:,Hydroflouric (HF) acid is used to etch away the Silicon Oxide. Since HF is inorganic it does not attack the photoresist.,6. Cleaning:,The remaining photoresist is washed away. The wafer is now ready for doping with another type of silicon. Or for adding contacts.,1. Oxide,: layer of oxide is implanted on the wafer. This is most often done by exposing the wafer to steam at very high temperatures,Making the tranisistor,(A),A p-type wafer (silicon doped with Boron) has a epilayer of n-type (silicon doped with Phosphorous or Arsenic),(B),A mask is used to implant Silicon Dioxide, for the insulator,(C),Acceptor atoms (Boron) are diffused into the window in the Silicon Dioxide,(D),Using another mask additional Silicon Dioxide is grown. and donor atoms (elements like Arsenic with excess electrons) are implanted.,(E),Another mask is used to grow additional Silicon Dioxide. ANother mask is then used to implant evaporated Aluminum or Copper for the contacts. This is a Bipolar Junction Transistor (BJT).,光刻,.,掺杂,在残留的感光层物质被去除之后，剩下的就是充满的沟壑的二氧化硅层以及暴露出来的在该层下方的硅层。这一步之后，另一个二氧化硅层制作完成。然后，加入另一个带有感光层的多晶硅层。多晶硅是门电路的另一种类型。由于此处使用到了金属原料,(,因此称作金属氧化物半导体,),，多晶硅允许在晶体管队列端口电压起作用之前建立门电路。感光层同时还要被短波长光线透过掩模刻蚀。再经过一部刻蚀，所需的全部门电路就已经基本成型了。然后，要对暴露在外的硅层通过化学方式进行离子轰击，此处的目的是生成,N,沟道或,P,沟道。这个掺杂过程创建了全部的晶体管及彼此间的电路连接，每个晶体管都有输入端和输出端，两端之间被称作端口。,重复这一过程,从这一步起，你将持续添加层级，加入一个二氧化硅层，然后光刻一次。重复这些步骤，然后就出现了一个多层立体架构，这就是你目前使用的处理器的萌芽状态了。在每层之间采用金属涂膜的技术进行层间的导电连接。今天的,P4,处理器采用了,7,层金属连接，而,Athlon64,使用了,9,层，所使用的层数取决于最初的版图设计，并不直接代表着最终产品的性能差异。,MOS Tranistor,Manufacture process for microprocessor clean workshop,英特尔技术人员在监测自动湿刻蚀工具中的晶圆，该工艺可清除晶圆上多余的操作助剂或者污染物。,英特尔技术人员在半导体生产工厂内使用自动化测量工具，依据严格的质量标准对晶圆的制造进度进行监测,技术人员正在检查各个晶圆，确保每个晶圆都处于最佳状态。每个晶圆中可能包含数百个芯片,Once the wafer full of chips is made each chip is tested while stll on the wafer. If a bad one is found it is marked so that it is not used. Most bad chips tend to be areound the edge of the wafer. The best chips are in the center and are sometimes selected for extended temperature testing for military or industrial use.,Many many chips can fit on one 300mm wafer,在最初测试中，那些检测不合格的单元将被遗弃。这些被切割下来的芯片单元将被采用某种方式进行封装，这样它就可以顺利的插入某种接口规格的主板了。大多数,intel,和,AMD,的处理器都会被覆盖一个散热层。在处理器成品完成之后，还要进行全方位的芯片功能检测。这一部会产生不同等级的产品，一些芯片的运行频率相对较高，于是打上高频率产品的名称和编号，而那些运行频率相对较低的芯片则加以改造，打上其它的低频率型号。这就是不同市场定位的处理器。而还有一些处理器可能在芯片功能上有一些不足之处。比如它在缓存功能上有缺陷（这种缺陷足以导致绝大多数的,CPU,瘫痪），那么它们就会被屏蔽掉一些缓存容量，降低了性能，当然也就降低了产品的售价，这就是,Celeron,和,Sempron,的由来。,an assembly facility in Costa Rica,聚合物芯片,硅芯片的制造工艺十分复杂，成本也非常昂贵。,与硅芯片相比，导电塑料的工业制造方法非常简单，就是在通用树脂的颗粒内添加碘、锡、铅、铜粉末，一边加热一边搅拌。所以，塑料芯片的价格非常低廉， 仅为硅芯片的,1,1 0, ，极具市场竞争力，它将首先在条形码扫描仪和付款机中使用。,塑料芯片一般采用薄膜场效应晶体管形式。目前，场效应管的沟道长度已经小于,1,m,，制作聚噻吩和低聚噻吩及其衍生物的廉价塑料芯片技术取得了较大进展，采用喷墨、印刷和多层薄膜叠加等各种全新技术已经获得成功。例如，英国剑桥大学的科学家们制造出一种塑料半导体新材料。在制造时，,喷墨打印机,可以达到,25,m,的打印精度，尽管这与目前最先进的微处理器芯片所需的,0.2,m,的精度还有不小的差距，但是，对于制造成某些塑料电子元器件来说，已经游刃有余了。,塑料薄膜的导电性能使其在制造薄型轻质电池、高分子聚合物电池以及高分子集成电路芯片等方面都有着极其广阔的应用前景。导电塑料的发明人艾伦,马克迪尔米德教授正在着手研究导电塑料应用。他指出，他的研究目标是利用纳米技术，将传统的导电材料与导电聚合物纤维静电编织起来，制造出纳米级纤维材料和纳米电子线路。,The structure of an organic field-effect transistor (right) demonstrates that electronic circuits can be built entirely of plastic. Researchers are working on printing them cheaply in a roll process (photographs). If they succeed, a vast market will be opened for polymer chips,