基本RS触发器课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第5章 触发器,5.1 基本RS触发器,5.2 同步触发器,5.3 主从触发器和边沿触发器,5.4 触发器逻辑功能的相互转换,5.5 集成触发器及触发器的典型应用,重点掌握,1触发器及其特点，触发器现态、次态和时序的概念。,2触发器的电路组成、逻辑功能表示和动作特点。,3触发器逻辑功能之间的相互转换。,5.触发器典型应用。,概 述,触发器及其特点,触发器(Flip Flop，缩写FF)能够记忆二值信息(“1” 和 “0”)的基本时序逻辑单元电路。,触发器由门电路构成，分为双稳态触发器、单稳态触发器、无稳态触发器(多谐振荡器)等几种。本章介绍双稳态触发器，两个稳状态分别用“1”和“0”表示。,双稳态触发器具有以下基本特点：, 有两个稳定的状态，以便于记忆“1”和“0” 。, 在输入的触发信号作用下，电路能被置于“1”或“0” 。, 输入信号消失后，电路能保持获得的状态具有“记忆” 能力。,触发器现态、次态和时序的概念,现态输入信号作用的,t,时刻，触发器所处的状态，用,Q,n,表示 。,次态,t,时刻输入信号作用后，触发器获得的新状态，用,Q,n+1,表示。,时序在输入信号作用下，触发器状态更新和演化过程的时间序列。,触发器的状态方程：,Q,n+1,(,t,n,),=,f,Q,n,(,t,n,)、,x,i,(,t,n,),触发器的种类,根据电路结构的不同，将触发器分为：基本RS触发器、同步触发器、主从触发器和边缘触发器等。,根据逻辑功能的不同，将触发器分为：RS触发器、JK触发器、D触发器和T触发器等。,根据时钟触发方式不同，将触发器分为：同步(电平)触发器和边缘触发器等。,不同的电路结构，有不同的动作特点；不同的逻辑功能，有不同的工作原理。了解触发器的这些特点，对本章的学习内容十分重要。,5.,触发器逻辑功能的表示方法, 逻辑电路实现触发器逻辑功能的电路。, 特性表又称功能表，用来反映触发器输出状态的变化规律。, 特性方程又称状态方程，反映触发器输出状态变化的函数式。, 状态转换图反映触发器“0”和“1”两种状态之间转换及条件的图形。, 时序图又称输出状态演化时序波形图，类似组合逻辑电路的波形图。,5.1 基本RS触发器,5.1.1 基本RS触发器电路组成及其基本特点,5.1.2 基本RS触发器工作原理、动作特点,5.1.3 基本RS触发器逻辑功能的表示,5.1.1 基本RS触发器电路组成及其特点,(,a,)与非门电路 (,b,)或非门电路,图 基本,RS,触发器原理电路,1 电路组成和逻辑符号,与非门和或非门构成的原理电路，如图5.1.1(,a,),、,(,b,)所示。,电路有两个输入端,R,和,S,，,又称触发信号端；有两个互反的输出端,Q,和,Q,。把,Q,=1，,Q,=0,的状态称为触发器的“1”状态，把,Q,=0，,Q,=1,的状态称为触发器的“0”状态。,&,Q Q,S R,&,1,Q Q,S R,1,显然，不应该出现,Q,=,Q,=0，或,Q,=,Q,=1的状态。,把这两种状态称为不定态，用“0*”或“1*”表示。,与非门和或非门构成的触发器逻辑符号，如图5.1.2(,a,)、(,b,)所示。,(,a,) 与非门 (,b,) 或非门,图 基本,RS,触发器逻辑符号,Q Q,S R,Q Q,S R,2 基本特点,基本RS触发器是一,种最简单的触发器，是构成其他种类触发器的基础。,两个与非门(或非门)的输入和输出交叉反馈连接而成，使电路具有了一定的记忆能力输入触发信号消失，电路也能保持获得的状态。,两个触发信号输入端,R,和,S,，与非门电路为低电平有,效输入方式，或非门电路为高电平有效输入方式。,3基本RS触发器的输入电路和工作状态,(,a,) 与非门 (,b,) 或非门,图 基本,RS,触发器输入电路,Q Q,R S,V,CC,10k 10k,R S,510 510,1 1,Q Q,S R,V,CC,510 510,0 0,R,S,&,&,1,1,5.1.2 基本RS触发器工作原理及动作特点,1 工作原理,基本RS触发器工作原理图示如下。,图5.1.4(,a,) 与非门基本RS触发器工作原理,&,&,Q,=0，,Q,=1,1 0,Q,=1，,Q,=1,1 1,输入都有效，电路处于不定态,1,*,&,&,Q,=1，,Q,=0,0 1,Q,=1，,Q,=1,1 1,&,&,Q,=0，,Q,=1,1 0,Q,=1，,Q,=1,1 1,Q,=1，,Q,=0,0 1,&,&,Q,=1，,Q,=0,0 1,Q,=1，,Q,=0,0 1,S,有效，置“1”。但从“0”到“1”时历经不定态,S,=0,R,=0,S,=0,R,=0,S,=0,R,=1,S,=0,R,=1,图(,b,) 与非门基本,RS,触发器工作原理,&,&,Q,=0，,Q,=1,1 0,Q,=0，,Q,=1,1 0,S,=1,R,=0,&,&,Q,=1，,Q,=0,0 1,Q,=1，,Q,=1,Q,=0，,Q,=1,1 1,1 0,S,=1,R,=0,R,有效，置“0”。但从“1”到“0”时历经不定态 。,&,&,Q,=0，,Q,=1,1 0,Q,=0，,Q,=1,1 0,S,=1,R,=1,&,&,Q,=1，,Q,=0,0 1,Q,=1，,Q,=0,0 1,S,=1,R,=1,都为无效输入，电路保持现态不变。即：,Q,n+1,=,Q,n,。,问题： 电路不输入(等待状态)时，输入触发信号处于什么状态?, 实际电路中，低电平有效如何实现?,图(,c,) 或非门基本,RS,触发器工作原理,1 0,1,1,Q,=0，,Q,=1,Q,=0，,Q,=1,R,=0,S,=0,0 1,1,1,Q,=1，,Q,=0,Q,=1，,Q,=0,R,=0,S,=0,都为无效输入，电路保持现态不变。 即：,Q,n+1,=,Q,n,。,1 0,0 0,0 1,1,1,Q,=0，,Q,=1,Q,=0，,Q,=0,R,=0,S,=1,Q,=1，,Q,=0,0 1,1,1,Q,=1，,Q,=0,R,=0,S,=1,Q,=1，,Q,=0,S,有效，置“1”。但从“0”到“1”时历经不定态0,*,问题： 电路初态都是先设为“0”，输入触发信号都是“00、01、10到11，电路的输出状态有什么不同?, 实际电路有什么不同?,图(,d,) 或非门基本,RS,触发器工作原理,0 1,0 0,1 0,0 0,1 0,1,1,Q,=0，,Q,=1,R,=1,S,=0,Q,=0，,Q,=1,R,有效，置“0”。但从“1”到“0”时历经不定态,0*,0 1,0 0,1 0,1,1,Q,=1，,Q,=0,Q,=0，,Q,=0,R,=1,S,=0,Q,=0，,Q,=1,1,1,Q,=0，,Q,=1,Q,=0，,Q,=0,R,=1,S,=1,1,1,Q,=1，,Q,=0,Q,=0，,Q,=0,R,=1,S,=1,输入都有效，电路处于不定态0,*,总结：,不论,Q,n,=0,(,Q,n,=1,),，还是,Q,n,=1,(,Q,n,=0,),，只要,R,和,S,均为有效输入时，电路将处于不定状态。与非门电路的不定态为“1*”，或非门电路的不定态为“0*”。,不论,Q,n,=0,(,Q,n,=1,),，还是,Q,n,=1,(,Q,n,=0,),，只要,R,无效,S,有效 ，最终电路被置为“1” 状态，即：,Q,n+1,=,Q,n,=1，,Q,n+1,=,Q,n,=0。(由“0”状态置为“1”状态时历经不定态)。,不论,Q,n,=0,(,Q,n,=1,),，还是,Q,n,=1,(,Q,n,=0,),，只要,R,有效,S,无效 ，最终电路被置为“0” 状态，即：,Q,n+1,=,Q,n,=0，,Q,n+1,=,Q,n,=1。(由“1”状态置为“0”状态时历经不定态)。,不论,Q,n,=0,(,Q,n,=1,),，,还是,Q,n,=1,(,Q,n,=0,),，,当,R,和,S,均为无效输入时，都将使,Q,n+1,=,Q,n,=0，,Q,n+1,=,Q,n,=1；或,Q,n+1,=,Q,n,=1，,Q,n+1,=,Q,n,=0。基本RS触发器保持现态不变，表示为,Q,n+1,=,Q,n,。,2 基本特点, 电路由两个与非门(或非门)的输入和输出交叉反馈连接而成，因此电路具有了一定的“记忆”能力。, 电路有两个稳定状态，分别用“0”和“1”表示。即：,Q,n,=0,(,Q,n,=1,),，,Q,n,=1,(,Q,n,=0,),。, 两个输入端,R,和,S,，与非门构成的电路为低电平有效输入方式，用,反变量,表示；或非门构成的电路为高电平有效输入方式，用,原变量,表示。, 工作速度高，但抗干扰能力差。,3动作特点, 在输入信号作用下，电路能够被置“1”或置“0”，且具有一定的“记忆”能力。, 在输入信号作用的全部时间内，电路的输出状态都有可能改变。, 当输入信号都有效时，电路输出状态无法确定不定态。, 从“0”置“1”和从“1”置“0”时，电路分两步动作，且以不定状态过渡，因此，有约束条件。,触发器状态演化的时序过程：,t,时刻，触发器的现态,Q,n,，在输入触发信号作用下获得次态,Q,n+1,的演化时序过程，如图5. 1.5所示。,图5.1.5 触发器状态演化的时序示意图,Q Q,S R,Q,n,Q,n,R S,Q,n+1,Q,n+1,时间轴,t,时刻,Q,n,R,、,S,Q,n+1,t,t,pd,5.1.3 基本RS触发器的逻辑功能表示,触发器的功能可采用逻辑图(逻辑符号)、特性表、特性方程、状态转换图、时序波形图(又称时序图)来描述。,1特性表和特性方程,根据对基本RS触发器工作原理的分析，列表就是基本 RS触发器特性表。由表可以写出特性方程。,在写特性方程时，把“不定态”当“1”来考虑，这就相当有约束存在。,当然，也可用卡诺图来表示和化简，如图所示,图5.1.6 卡诺图表示及其化简,Q,n,RS=,00,RS=,01,RS=,10,RS=,11,Q,n,+,1,0,0,1,0,1*,1,1,1,0,1*,说明,保持,Q,n,+,1,=,Q,n,置“1”,Q,n,+,1,=1,置“0”,Q,n,+,1,=0,不定态,1*,表5.1.1 基本RS触发器特性表,R S,Q,n,Q,n,+,1,说明,0 0,0,1,0,1,保持,Q,n,+,1,=,Q,n,0 1,0,1,1,1,置“1”,Q,n,+,1,=1,1 0,0,1,0,0,置“0”,Q,n,+,1,=0,1 1,0,1,1*,1*,不定态,1*,00 01 11 10,0,1,1,1,1,RS,Q,n,Q,n+1,=,S,+,RQ,n,RS,=0,(,约束条件,),2状态转换图,状态转换图如图所示， 简称状态图。,R,=,S,=0,R,=0,S,=,R,=,S,=1,R,=1,S,=,图5.1.7 状态图,0,1,3时序波形图,基本RS触发器的时序图如图所示，设电路初态,Q,=0。,图5.1.8 时序波形图,不,定,态,S,Q,R,Q,【思考题】,1,基本RS触发器输入的触发信号消失后，电路还能否保持获得的次态不变(记忆能力),?,2,电路处于等待触发的状态时，输入端、输出端应处于什么状态,?,3按逻辑功能的不同，触发器有哪几种类型？基本RS触发器电路结构有什么特点? 可以实现几种功能?,5.输入触发信号,R,、,S,高、低电平有效如何理解?,5基本RS触发器的不定状态有几种情况?,6基本RS触发器的动作特点是什么?,5.2 同步触发器,5.2.1 同步RS触发器,5.2.2 JK、D和T触发器逻辑功能,5.2.3 同步JK触发器,5.2.4 同步D触发器,5.2.5 同步T触发器,R,D,S,D,R,D,S,D,5.2.1 同步RS触发器,电路组成和逻辑符号,图所示，是与非门和或非门构成的同步RS触发器的原理电路。,图5.2.1 同步RS触发器原理电路,R CP S,Q Q,R S,(,a,),与非门逻辑电路,&,&,&,&,G1,G2,G3,G4,S CP,R,Q Q,S R,(,b,),或非门逻辑电路,1,G1,G2,G3,G4,1,1,1,异步控制原理,以与非门电路为例。,从电路的结构可以看出，异步控制不仅能直接影响输出，而且能直接锁定输入。控制原理分析如下。, 是低电平输入有效直接置“0”、置“1”端，设置触发器的初状态。二者不能同时有效输入，即只能输入 或者输入,R,D,、,S,D,R,D,=0，,S,D,=1；,R,D,S,D,R CP S,Q Q,R S,&,&,&,&,G1,G2,G3,G4,R,D,=1，,S,D,=0。,即异步,置“1”，门G1、G4,锁定，输出,Q,=1，,R,=1，则：,Q,=0，门G3也被,锁定，,触发器置“1”,，,直至异步控制消失。,R,D,=1，,S,D,=0,即异步,置“0”，门G2、G3,锁定，输出,Q,=1，,S,=1，则：,Q,=0，门G4也被,锁定，,触发器置“0”,，,直至异步控制消失。,R,D,=0，,S,D,=1,异步控制端存在有效输入时，电路被锁定为“0”状态或“1”状态，输入也被封锁，,其级别最高。,图所示，是同步RS触发器的逻辑符号。,Q Q,R CP S,(,c,),Q Q,R,CP S,(,b,),Q Q,R CP S,(,a,),Q Q,R CP S,(,d,),图5.2.2 同步RS触发器的逻辑符号,电路输入端增加了时钟控制的门电路，触发器能否工作取决于时钟控制信号是否有效。,电路有了时钟控制，才真正具有了时序工作基础。,工作原理,对与非门构成的同步RS触发器进行分析。,CP,=0期间电路被封锁不工作；,CP,=1期间电路工作原理如下：,图,(,a,),与非门同步RS触发器工作原理,1 1,1 0,CP,=1,&,&,&,&,S,=0,R,=0,Q,=0，,Q,=1,Q,=0，,Q,=1,1 1,0 1,CP,=1,&,&,&,&,S,=0,R,=0,Q,=1，,Q,=0,Q,=1，,Q,=0,都为无效输入，电路保持现态不变。即：,Q,n+1,=,Q,n,。,1 0,1 0,CP,=1,&,&,&,&,S,=0,R,=1,Q,=0，,Q,=1,Q,=0，,Q,=1,1 0,0 1,1 1,1 0,CP,=1,&,&,&,&,S,=0,R,=1,Q,=1，,Q,=1,Q,=1，,Q,=0,Q,=0，,Q,=1,R,有效，置“0”。但从“1”到“0”时历经不定态。,图,(,b,),与非门同步RS触发器工作原理,0 1,1 0,1 1,0 1,CP,=1,&,&,&,&,S,=1,R,=0,Q,=1，,Q,=1,Q,=0，,Q,=1,Q,=1，,Q,=0,0 1,0 1,CP,=1,&,&,&,&,S,=1,R,=0,Q,=1，,Q,=0,Q,=1，,Q,=0,R,有效，置“0”。但从“1”到“0”时历经不定态。,0 0,1 0,CP,=1,&,&,&,&,S,=1,R,=1,Q,=1，,Q,=1,Q,=0，,Q,=1,0 1,0 0,CP,=1,&,&,&,&,S,=1,R,=1,Q,=1，,Q,=1,Q,=1，,Q,=0,S,=,R,=1，输入都有效，电路处于,“,1,*,”,不定态。,问题：和基本RS触发器比较，在电路结构、逻辑功能、动作特点上主要有哪些不同？,总结：,在,CP,=0期间，门G1、G2均输出高电平不变(时钟信号封锁了输入触发信号)，使门G3、G4构成的基本RS触发器的输入始终为高电平，则与非门构成的同步RS触发器的输出将保持原态不变，既,Q,n+1,=,Q,n,。,在,CP,=1期间，门G1、G2正常工作，送到门G3、G4构成的基本RS触发器输入端的信号为 ，则同步RS触发器按基本 RS触发器工作。,R,、,S,可以理解，时钟对电路的控制方式为高电平有效，电路工作和时钟信号有效电平同步。因此，称为同步RS触发器，又称为时钟(电平)RS触发器。,或非门构成的同步RS触发器的时钟控制为低电平有效方式，触发信号输入为低电平有效。,基本特点,时钟有效电平期间，触发器工作，,在输入触发信号作用下，能够被置“0”和置“1”，且具有记忆能力；,从“1”置“0”和从“0”置“1”时，电路分两步动作，且以不定状态过渡；,存在不定态，有约束条件；,工作速度高，,抗干扰能力差。,时钟无效电平期间，触发器被锁定，不工作，电路输出状态保持现态不变。,表同步RS触发器特性表,5.特性表和特性方程,CP,Q,n,R S,Q,n,+,1,说明,0, ,Q,n,锁定保持,1,0,1,0 0,0 0,0,1,保持,Q,n,+,1,=,Q,n,0,1,0 1,0 1,1,1,置“1”,Q,n,+,1,=1,0,1,1 0,1 0,0,置“0”,Q,n,+,1,=0,0,1,1 1,1 1,1*,1*,不定态,表为同步RS触发器的特性表。,在时钟信号有效期间工作的特性表，和基本RS触发器完全相同。,同步RS触发器的特性方程也和基本RS触发器的特性方程完全相同。,Q,n+1,=,S,+,R,Q,n,；,S,=0,(,约束条件,),状态转换图和时序图,状态转换图和基本RS触发器的相同，图所示为同步RS 触发器的时序波形图。,状态,不定,CP,R,S,Q,图5.2.4 时序波形图,5.2.2 JK、D和T触发器逻辑功能,JK、D、T触发器的逻辑功能,表5.2.2 JK 触发器特性表,JK,Q,n,Q,n+1,说明,0 0,0,1,0,1,保持,Q,n+1,=,Q,n,0 1,0,1,0,0,置“0”,Q,n+1,=0,1 0,0,1,1,1,置“1”,Q,n+1,=1,1 1,0,1,1,0,反态,Q,n,JK,=00,JK,=01,JK,=10,JK,=11,Q,n+1,0,0,0,1,1,1,1,0,1,0,说明,保持,Q,n+1,=,Q,n,置“0”,Q,n+1,=0,置“1”,Q,n+1,=1,反态,Q,n+1,=Q,n,Q,n+1,=Q,n,表5.2.3 D触发器特性表 表5.2.4 T触发器特性表,Q,n,D=,0,D=,1,Q,n,+,1,0,0,1,1,0,1,说明,置“0”,Q,n,+,1,=D,置“1”,Q,n,+,1,=D,Q,n,T=,0,T=,1,Q,n,+,1,0,0,1,1,0,0,说明,保持,Q,n,+,1,=Q,n,反态,D,Q,n,Q,n+1,说明,0,0,1,0,0,置“0”,Q,n+1,=,D,1,0,1,1,1,置“1”,Q,n+1,=,D,T,Q,n,Q,n+1,说明,0,0,1,0,1,保持,Q,n+1,=,Q,n,1,0,1,1,0,反态,Q,n+1,=Q,n,Q,n+1,=Q,n,JK、D、T 触发器之间的关系,表5.2.5 T触发器特性表,Q,n,JK,D,T,Q,n+1,说 明,工作状态,三者输入间关系,0,1,0 0,0,0,1,保持,Q,n+1,=,Q,n,T=J=K=,0,0,1,0 1,0,0,0,置“0”,Q,n+1,= 0,D=J=K,=0,0,1,1 0,1,1,1,置“1”,Q,n+1,= 1,D=J=K,=1,0,1,1 1,1,1,0,反态,Q,n+1,=Q,n,T=J=K=,1,D、T触发器可视为JK触发器的特例。,JK、D、T触发器的特性方程和状态转换图, JK 触发器卡诺图表示、特性方程和状态转换图,00 01 11 10,0,1,1,1,1,1,JK,Q,n,Q,n+1,=,JQ,n,+,KQ,n,没有约束条件,表5.2.5中给出的,T=J=K,，,D,=J=K,，D、T触发器是JK触发器的特例，包含的意义是什么?,J,=,K,=0,J,=1,K,=,J,=,K,=1,0,1,图,(,a,),JK触发器状态图,J,=0,K,=, D、T触发器卡诺图表示及其特性方程、状态转换图,0 1,0,1,1,1,D,Q,n,0 1,0,1,1,1,T,Q,n,Q,n+1,=,TQ,n,+,TQ,n,=,T,Q,n,Q,n+1,=,D,D,=0,D=,1,D=,1,D=,0,0,1,图,(,b,),D触发器状态图,T,=0,T=,0,T=,1,T=,1,0,1,图,(,c,),T 触发器状态图,5.JK、D、T触发器的时序图, JK 触发器的时序图,CP,J,K,Q,图(,a,),JK,时序波形图, D 触发器的时序图,图(,b,),D,时序波形图,CP,D,Q, T 触发器的时序图,图(,c,),T,时序波形图,CP,T,Q,5.2.3 同步J K触发器电路组成和动作特点,电路组成和逻辑符号,图是与非门和或非门构成的同步JK触发器的原理电路。,图5.2.7 同步JK触发器,S CP R,Q Q,S R,S,D,R,D,(,a,),与非门逻辑电路,&,&,&,&,G3,G4,G1,G2,J,K,K CP J,Q Q,R S,R,D,S,D,(,b,),或非门逻辑电路,1,G1,G2,G3,G4,1,1,1,&,&,在同步RS触发器电路的基础上，增加了输出到输入的大回环交叉反馈，消除输入触发信号均有效时，电路出现不定态的问题。,J,相当,S,，,K,相当,R,。,同步JK触发器逻辑符号如图所示。,J CP K,R,D,Q Q,S,D,J CP K,R,D,Q Q,S,D,图5.2.8 JK 触发器的逻辑符号,工作原理,在,CP,=0期间，门G1、G2均输出高电平不变,(,时钟封锁了输入信号,),，使门G3、G4构成的基本RS触发器的输入始终为高电平不变，则与非门构成的同步JK触发器的输出将保持原态不变，既,Q,n+1,=,Q,n,。,在,CP,=1期间，触发器正常工作，工作原理如下。,图,(,a,),与非门同步JK触发器工作原理,1 1,1 0,J,=0,K,=0,Q,=0，,Q,=1,Q,=0，,Q,=1,CP,=1,&,&,&,&,1 1,0 1,J,=0,K,=0,Q,=1，,Q,=0,Q,=1，,Q,=0,CP,=1,&,&,&,&,JK,无效输入，电路保持现态不变。,1 0,1 0,J,=0,K,=1,Q,=0，,Q,=1,Q,=0，,Q,=1,CP,=1,&,&,&,&,1 0,0 1,1 1,1 0,J,=0,K,=1,Q,=1，,Q,=1,Q,=1，,Q,=0,Q,=0，,Q,=1,CP,=1,&,&,&,&,K,有效置“0”，从“1”到“0”历经不定态。,问题：和同步RS触发器比较，在电路结构、逻辑功能、动作特点上主要有哪些不同?,图5.2.9,(,b,),与非门同步JK触发器工作原理,0 1,1 0,1 1,0 1,J,=1,K,=0,Q,=1，,Q,=1,Q,=0，,Q,=1,Q,=1，,Q,=0,CP,=1,&,&,&,&,1 1,0 1,J,=1,K,=0,Q,=1，,Q,=0,Q,=1，,Q,=0,CP,=1,&,&,&,&,J,有效置“1”，但从“0”到“1”历经不定态。,0 1,1 0,1 1,0 1,J,=1,K,=1,Q,=1，,Q,=1,Q,=0，,Q,=1,Q,=1，,Q,=0,CP,=1,&,&,&,&,1 0,0 1,1 1,1 0,J,=1,K,=1,Q,=1，,Q,=1,Q,=1，,Q,=0,Q,=0，,Q,=1,CP,=1,&,&,&,&,J,=,K,=1，电路反态工作，,“0”到“1”，或“1”到“0”。,基本特点, 时钟有效电平期间，在输入触发信号作用下，电路能被置“0”和置“1”，且具有记忆能力；从“1”置“0”和从“0”置“1”时，电路分两步动作，且以不定状态过渡；存在不定态，有约束条件。, 置“0”和置“1”过程中，电路分两步动作，且以不定状态过渡。又称为空翻现象, 工作速度高，但抗干扰能力差。,CP,Q,“0”,“0”,1 2 3 4, ,图, 当,J,=,K,=1时，在时钟信号作用下，电路依次反态工作，具有计数能力。如图所示。,5.2.4 同步D触发器电路组成和动作特点,电路组成和逻辑符号,D触发器的逻辑电路，可以在JK(RS)触发器电路的基础上改进得到，当然，也可以独立设计。,图5.2.11(,a,)所示，是在与非门构成的同步RS触发器基础上改进成D触发器的原理电路。也可以用同步JK触发器基础上改进而成，如图5.2.11(,b,)所示。当然，也可以用与非门或或非门独立设计。,图5.2.11(,a,) RS改进电路,CP,Q Q,S,R,S,D,R,D,&,&,&,G1,G2,G3,G4,&,D,图5.2.11(,b,) JK改进电路,J CP K,Q Q,S R,S,D,R,D,&,&,&,&,G3,G4,G1,G2,D,D触发器的逻辑符号如图5.2.11(,c,)所示。,Q Q,S,D,R,D,D CP,图5.2.11(,c,) 逻辑符号,Q Q,S,D,R,D,D CP,D触发器的逻辑功能只是JK触发器的特例，D触发器又称锁存器，可用来传输、存放输入信号(数据)。,工作原理,在,CP,=0期间,，,同步D触发器的输出将保持原态不变,在,CP,=1期间，触发器能正常工作，工作原理如图。,图5.2.12 与非门同步D触发器工作原理,D=,0,CP=,1,&,&,G3,G4,&,&,G1,G2,Q,=0，,Q,=1,Q,=0，,Q,=1,1,0,1 0,0 1,1 1,1 0,D=,0,CP=,1,&,&,G3,G4,&,&,G1,G2,Q,=1，,Q,=0,Q,=1，,Q,=1,1,0,Q,=0，,Q,=1,置“0”，从“1”到“0”历经不定态 1,*,1 0,1 1,0 1,D=,1,CP=,1,&,&,G3,G4,&,&,G1,G2,Q,=0，,Q,=1,Q,=1，,Q,=1,0,1,Q,=1，,Q,=0,D=,1,CP=,1,&,&,G3,G4,&,&,G1,G2,Q,=1，,Q,=0,Q,=1，,Q,=0,0,1,0 1,置“1”，从“0”到“1”历经不定态 1,*,在,CP,=0期间，门G1、G2被时钟封锁了，使门G3、G4构成的基本RS触发器的输入始终为高电平。则D触发器输出保持原态不变，既,Q,n+1,=,Q,n,。,在,CP,=1期间，D触发器正常工作。,不论,Q,n,=0，还是,Q,n,=1，只要,D,=0时，将使,Q,n+1,=,D,=0，称为触发器置“0”。,不论,Q,n,=0，还是,Q,n,=1，只要,D,=1时，将使,Q,n+1,=,D,=1，称为触发器置 “1”。,动作特点, 时钟有效电平期间，在输入信号作用下，电路能被置“0”和“1”，且具有记忆能力。, 从“1”置“0”和从“0”置“1”时，电路分两步动作，且以不定,状态过渡。, 工作速度低，抗干扰能力差。,5.2.5 同步T触发器电路组成和动作特点,电路组成和逻辑符号,同样，T触发器的逻辑电路，可以在JK(RS)触发器电路的基础上改进得到，如图5.2.13(,a,)所示。当然，也可以独立设计。,电路组成和逻辑符号,同样，T触发器的逻辑电路，可以在JK(RS)触发器电路的基础上改进得到，如图5.2.13(,a,)所示。当然，也可以独立设计,。,图5.2.13(,b,)为同步T触发器的逻辑符号,图5.2.13 同步T触发器原理电路和逻辑符号,(,a,) 与非门逻辑电路,T,S,D,R,D,CP,Q Q,&,&,G3,G4,S,R,&,G1,G2,&,(,b,),逻辑符号,Q Q,S,D,R,D,T CP,Q Q,S,D,R,D,T CP,工作原理,图5.2.14 同步 T 触发器工作原理,CP=,1,&,&,G3,G4,&,&,G1,G2,T=,0,Q,=0，,Q,=1,Q,=0，,Q,=1,1 1,1 0,CP=,1,&,&,G3,G4,&,&,G1,G2,T=,0,Q,=1，,Q,=0,Q,=1，,Q,=0,1 1,0 1,T,=0，电路保持现态不变，,Q,n+1,=,Q,n,0 1,1 0,1 1,0 1,CP=,1,&,&,G3,G4,&,&,G1,G2,T=,1,Q,=0，,Q,=1,Q,=1，,Q,=1,Q,=1，,Q,=0,1 0,0 1,1 1,1 0,CP=,1,&,&,G3,G4,&,&,G1,G2,T=,1,Q,=1，,Q,=0,Q,=1，,Q,=1,Q,=0，,Q,=1,T,=1，电路反态工作，0,1，1,0,在,CP,=0期间，门G1、G2被时钟封锁，使门G3、G4构成的基本RS触发器的输入始终为高电平。 T触发器的输出保持原态不变，既,Q,n+1,=,Q,n,。,在CP=1期间，T触发器正常工作。,基本动作特点和D触发器相同。,不论,Q,n,=0，还是,Q,n,=1，只要,T,=0时，将使,Q,n+1,=,Q,n,，称为触发器 “保持工作” 。,不论,Q,n,=0，还是,Q,n,=1，只要,T,=1时，将使,Q,n+1,=,Q,n,，称为触发器 “反态工作”。,动作特点,5.3 主从触发器和边沿触发器,5.3.1 主从RS触发器,5.3.2 主从JK触发器,5.3.3 主从D、T触发器,5.3.4 边沿触发器,5.3.1 主从RS触发器,主从RS触发器的电路组成和逻辑符号,主从RS触发器电路和逻辑符号如图和.2所示。,Q Q,CP R S,R,D,S,D,Q,2,Q,2,R,D,从,S,D,R,2,CP,2,S,2,Q,1,Q,1,R,D,主,S,D,R,1,CP,1,S,1,&,(,b,),图5.3.1,主从RS触发器原理电路,Q Q,CP R S,R,D,S,D,Q,2,Q,2,R,D,从,S,D,R,2,CP,2,S,2,Q,1,Q,1,R,D,主,S,D,R,1,CP,1,S,1,&,(,a,),Q Q,R S,(,a,),CP,是由两个相同的同步RS触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相的。,工作原理,下面对图5.3.1(,a,)所示的电路进行分析。对应的逻辑符号见图5.3.2(,b,)。,图5.3.2 主从RS触发器的逻辑符号,Q Q,R S,(,b,),CP,Q Q,R S,(,c,),CP,Q Q,R S,(,d,),CP,Q Q,CP R S,R,D,S,D,Q,2,Q,2,R,D,从,S,D,R,2,CP,2,S,2,Q,1,Q,1,R,D,主,S,D,R,1,CP,1,S,1,&,(,a,),在,CP,=0期间，主触发器被时钟信号封锁，从触发器的输入,态不会改变，则主从RS触发器的输出状态保持不变。即,Q,n+1,=,Q,n,。,在,CP,=1期间，主触发器工作，其输出状态,Q,1,n+1,随着输入信号,R,和,S,的变化而改变。但从触发,器被时钟封锁，它的输出不变。则主从RS触发器状态仍保持不变。即,Q,n+1,=,Q,n,。,在,CP,从0到1(上升沿)时刻，主触发器从锁定到工作，同时从触发器从工作到被锁定，则主从RS 触发器状态保持不变。即,Q,n+1,=,Q,n,。,Q Q,CP R S,R,D,S,D,Q,2,Q,2,R,D,从,S,D,R,2,CP,2,S,2,Q,1,Q,1,R,D,主,S,D,R,1,CP,1,S,1,&,(,a,),在,CP,从1到0(下降沿)时刻，主触发器从工作到锁定，同时，从触发器从封锁到工作。主从RS触发器的输出状态，由,CP,=1最后时刻输入的,R,、,S,和相应的现态,Q,n,决定，仍遵循基本RS触发器逻辑原理工作。,CP,下降沿,CP,上升沿,CP R S,Q,2,从,R,2,CP,2,S,2,Q,1,主,R,1,CP,1,S,1,&,Q Q,Q,1,Q,1,时间,t,t,0,时刻,CP,CP,=0期间,CP,=1期间,CP,=0期间,主,Q,1,不工作 主,Q,1,工作 主,Q,1,不工作,从,Q,2,工作 从,Q,2,不工作 从,Q,2,工作,主从触发器,Q,如何工作 ？,主触发器,Q,1,和从触发器,Q,2,串联接力工作，好象交接不畅通 ? 如何解决 ?,按信号流程，主触发器,Q,1,在先， 从触发器,Q,2,在后，仔细研究可以找到交接之处！,交接：主触发器,Q,1,交给从触发器,Q,2,。且必须是工作时交接！,Q,1,Q,2,Q,1,Q,2,Q,1,Q,2,t,Q,1,Q,2,Q,1,Q,2,t,Q,1,Q,2,Q,1,Q,2,特性表和特性方程,CP,Q,n,R S,Q,n+1,说明,0 1 , ,Q,n,锁定保持,0 0,Q,n,保持,0 1,1,置“1”,1 0,0,置“0”,1 1,1*,不定态,表主从RS触发器特性表,主从 RS 触发器动作特点和缺陷,只在时钟信号每个周期内的有效沿时刻工作(时钟的上升沿或下降沿)。因此，抗干扰能力有所提高。,这种主从RS触发器只在时钟信号的下降沿时刻工作，输出状态的更新遵循基本RS触发器逻辑原理。根据以上分析结果列特性表。,主从RS触发器特性方程和基本RS触发器的相同。,但在置“0”和置“1”时，电路的输出状态仍以不定状态的方式过渡；当输入信号均有效时，仍然存在不定态，有约束条件。,5.状态转换图和时序波形图,主从RS触发器的状态转换图和基本RS触发器的相同。波形图画法如图所示。,S,R,CP,不定状态,Q,图5.3.3 主从RS触发器时序波形图,5.3.2 主从JK触发器,主从JK触发器的电路组成和逻辑符号,主从JK触发器电路和逻辑符号如图和.5所示。,图5.3.4 主从JK触发器原理电路,Q Q,CP K J,R,D,S,D,Q,2,Q,2,R,D,从,S,D,K,2,CP,2,J,2,Q,1,Q,1,R,D,主,S,D,K,1,CP,1,J,1,&,(,a,),Q Q,CP K J,R,D,S,D,Q,2,Q,2,R,D,从,S,D,K,2,CP,2,J,2,Q,1,Q,1,R,D,主,S,D,K,1,CP,1,J,1,&,(,b,),是由两个相同的同步JK触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。,工作原理,对图5.3.1(,a,)所示的电路进行分析。,在,CP,=0期间，时钟信号锁定主触发器，从触发器工作，但从触发器输入状态不会改变，则主从JK触发器,图5.3.5 主从JK触发器的逻辑符号,Q Q,J K,CP,Q Q,J K,CP,的状态不变。即,Q,n+1,=,Q,n,。,在,CP,=1期间，主触发器工作，输出状态,Q,1,n+1,随着输入信号,J,和,K,的变化而改变。时钟封锁从触发器，使其输出保持不变。则主从JK触发器状态仍保持原态不变。即,Q,n+1,=,Q,n,。,在,CP,从0到1(上升沿)时刻，主触发器从锁定到工作，同时，从触发器从工作到被锁定，则主从JK触发器保持原态不变。即,Q,n+1,=,Q,n,。,在,CP,从1到0(下降沿)时刻，主触发器从工作转为锁定，同时从触发器解除封锁开始工作。主从触发器状态取决于,CP,=1最后时刻的输入,J,、,K,和相应的现态决定的次态。,主从JK触发器的工作原理，即主从JK触发器输出次态,Q,n+1,，由,CP,有效沿时刻的输入,J,、,K,和相应的现态,Q,n,决定。与同步JK触发器逻辑相同。,特性表和特性方程,通过以上分析可知，主从JK触发器只在时钟有效沿时刻工作,，,输出状态的更新遵循JK触发器逻辑原理。,输入触发信号,J,、,K,为高电平有效方式。,根据以上分析，结果列特性表 5.3.2 。,CP,Q,n,J K,Q,n+1,说明,0 1, ,Q,n,锁定保持,0 0,Q,n,保持,0 1,0,置“0”,1 0,1,置“1”,1 1,反态,表主从JK触发器特性表,动作特点和缺陷,只在时钟信号每个周期内的有效沿时刻动作(要么是时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能力有所提高。,Q,n,但在置“0”和置“1”时，电路的输出状态仍以不定状态的方式过渡；当输入触发信号均有效时，以反态形式确定，没有约束条件。,5.状态转换图和时序波形图,主从JK触发器的状态转换图和同步JK触发器的相同。波形图画法如图所示。,Q,K,J,CP,图5.3.6 时序波形图,5.3.3 主从D、T触发器,主从D、T触发器的电路组成和逻辑符号,主从D、T触发器电路和逻辑符号如图和.8所示,图5.3.7 主从D、T触发器原理电路,Q Q,CP D,R,D,S,D,Q,2,Q,2,R,D,从,S,D,CP,2,D,2,Q,1,Q,1,R,D,主,S,D,CP,1,D,1,&,(,a,),Q Q,CP T,R,D,S,D,Q,2,Q,2,R,D,从,S,D,CP,2,T,2,Q,1,Q,1,R,D,主,S,D,CP,1,T,1,&,(,b,),是由两个相同的同步D、T触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。,工作原理,在,CP,=0、1期间，主触发器被时钟信号锁定，从触发器的输入状态不会改变，则主从D、T触发器的状态不变。即,Q,n+1,=,Q,n,。,图5.3.8 主从D、T触发器的逻辑符号,Q Q,D,(,a,),CP,Q Q,D,CP,Q Q,T,(,b,),CP,Q Q,T,CP,在,CP,从0到1(上升沿)时刻，主从D触发器工作主锁定不工作仍保持原态不变。即,Q,n+1,=,Q,n,。,在,CP,从1到0(下降沿)时刻，主从D触发器工作。,在,CP,从0到1(上升沿)时刻，主从T触发器工作。,在,CP,从1到0(下降沿)时刻，主从T触发器工作主锁定不工作仍保持原态不变。即,Q,n+1,=,Q,n,。,特性表和特性方程,D、T触发器特性表见表性。,CP,Q,n,D,Q,n,+,1,说明,0 1,Q,n,锁定保持,0,0,置“0”,1,1,置“1”,表5.3.3 主从D触发器特性表 表5.3.4 主从T触发器特性表,CP,Q,n,T,Q,n+1,说明,0 1,Q,n,锁定保持,0,Q,n,保持,1,反态,Q,n+1,=,TQ,n,+,TQ,n,Q,n+1,=,D,动作特点和缺陷,只在时钟信号每个周期内的有效沿时刻动作(要么是时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能力有所提高。,Q,n,但在置“0”和置“1”时，电路的输出状态仍以不定状态的方式过渡；当输入触发信号均有效时，以反态形式确定，没有约束条件。,5.状态转换图和时序波形图,主从D、T触发器的状态转换图和同步D、T触发器的相同。波形图画法如图所示。,Q,D,CP,Q,T,CP,图5.3.9 主从D、T触发器波形图画法,5.3.4 边沿触发器,负边沿JK触发器,电路组成,负边沿JK触发器的逻辑电路和逻辑符号如图所示。,功能分析,负边沿JK触发器电路在工作时，要求其与非门G3、G4的平均延迟时间,t,pd1,比与或非门G1、G2构成的基本触发器的平均延迟时间,t,pd2,要长，起延时触发作用。,图 5.3.10 负边沿 JK 触发器逻辑电路和逻辑符号,Q,J K,CP,逻辑符号,J CP K,S,D,R,D,1,&,1,&,&,Q,Q,S R,G1 G2,A B,&,G3 G4,C D,CP,=1期间，与或非门输出为：,所以，触发器状态保持不变。和与非门G3