《MOS管反相器》PPT课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,集成电路设计导论,云南大学信息学院电子工程系,梁竹关,第一部分 理论课,第一章 绪言,1,1,集成电路的发展,1,2,集成电路分类,1,3,集成电路设计,第二章,MOS,晶体管,2,1 MOS,晶体管结构,2,2 MOS,晶体管工作原理,2,3 MOS,晶体管的电流电压关系,2,4 MOS,晶体管主要特性参数,2,5 MOS,晶体管的,SPICE,模型,第三章,MOS,管反相器,3,1,引言,3,2 NMOS,管反相器,3,3 CMOS,反相器,3,4,动态反相器,3,5,延迟,3,6,功耗,第四章 半导体集成电路基本加工工艺与设计规则,4.1,引言,4.2,集成电路基本加工工艺,4.3 CMOS,工艺流程,4.4,设计规则,4.5 CMOS,反相器的闩锁效应,4.6,版图设计,第五章,MOS,管数字集成电路基本逻辑单元设计,5.1 NMOS,管逻辑电路,5.2,静态,CMOS,逻辑电路,5.3 MOS,管改进型逻辑电路,5.4 MOS,管传输逻辑电路,5.5,触发器,5.6,移位寄存器,5.7,输入输出（,I/O,）单元,第六章,MOS,管数字集成电路子系统设计,6.1,引言,6.2,加法器,6.3,乘法器,6.4,存储器,6.5 PLA,第七章,MOS,管模拟集成电路设计基础,7.1,引言,7.2 MOS,管模拟集成电路中的基本元器件,7.3 MOS,模拟集成电路基本单元,7.4 MOS,管模拟集成电路版图设计,第八章 集成电路的测试与可测性设计,8.1,引言,8.2,模拟集成电路测试,8.3,数字集成电路测试,8.4,数字集成电路的可测性测试,第二部分 实验课,1,、数字集成电路,（,1,）不同负载反相器的仿真比较；,（,2,）静态,CMOS,逻辑门电路仿真分析；,（,3,）设计,CMOS,反相器版图；,（,4,）设计,D,触发器及其版图；,（,5,）设计模,16,的计数器及其版图（可选）。,2,、模拟集成电路,设计一个,MOS,放大电路（可选） 。,章次,题目,教学时数,第一章,绪言,2,学时,第二章,MOS,晶体管,4,学时,第三章,MOS,管反相器,6,学时,第四章,半导体集成电路基本加工工艺与设计规则,6,学时,第五章,MOS,管数字集成电路基本逻辑单元设计,4,学时,第六章,MOS,管数字集成电路子系统设计,4,学时,第七章,MOS,管模拟集成电路设计基础,6,学时,第八章,集成电路的测试与可测性设计,4,学时,总计,36,学时,教学进度表,参考文献,1,王志功，景为平，孙玲,.,集成电路设计技术与工具,.,南京：,东南大学出版社，,2007,年,7,月（国家级规划教材）,.,2,（美）,R.Jacob,Baker, Harry W. Li, David E. Boyce.,CMOS Circuit Design, Layout and Simulation.,北京：,机械工业出版社，,2006.,3,陈中建主译,. CMOS,电路设计、布局与仿真,.,北京：机械工,业出版社，,2006.,4,（美）,Wayne Wolf. Modern VLSI Design System on,Silicon.,北京：科学出版社，,2002.,5,朱正涌,.,半导体集成电路,.,北京：清华大学出版社，,2001.,6,王志功，沈永朝,.,集成电路设计基础,电子工业出版,社，,2004,年,5,月（,21,世纪高等学校电子信息类教材）,.,反相器是构成逻辑电路的一个基本要素，无论是对于恢复逻辑电平的电路、与非门及或非门电路，还是对于各种形式的时序电路以及存储器电路，它都是需要的。,MOS,管反相器分为静态反相器和动态反相器两种结构形式。静态反相器是动态反相器发展的基础，通过分析各种静态反相器的特点，才能充分利用各种静态反相器性能优势，在其基础上发展和应用动态反相器。本章从静态反相器入手，首先分析了各种静态反相器的电路结构特点、直流特性、延迟和功耗，然后分析了动态反相器的电路结构特点、工作特性等。,第三章,MOS,管反相器,3.1,引言,反相器是这样的电路，当其输入信号为高电平时，其输出为低电平，而当其输入信号为低电平，其输出则为高电平。反相器在电路中的表示符号如图,3.1.1,所示。,图,3.1.1,反相器符号,图,3.1.2,反相器结构,3.2 NMOS,管负载反相器,3.2.1,增强型,NMOS,管负载反相器,1,、负载,NMOS,管工作于饱和区的反相器,（,a,）电路 （,b,）电压转移特性,图,3.2.1,饱和区增强型负载,NMOS,管反相器,2,、负载,NMOS,管工作于线性电阻区,（,a,）电路 （,b,）电压转移特性,图,3.2.2,线性区增强型负载,NMOS,管反相器,3.2.2,耗尽型负载,NMOS,管反相器,（,a,）电路 （,b,）电压转移特性,图,3.2.3,耗尽型负载,NMOS,管反相器,3.3 CMOS,反相器,3.3.1 CMOS,反相器结构特点,（,a,）电路,3.3.2 CMOS,反相器直流特性,（,b,）转移特性,图,3.3.1 CMOS,反相器,（,c,）电流的变化,3.4,动态反相器,图,3.4.1,动态反相器,3.4.1,动态有比反相器,3.4.2,动态无比反相器,图,3.4.2,动态无比反相器,3.5,延迟,（,a,）反相器,（,b,）输入从逻辑,0,跳变到逻辑,1,（,c,）输入从逻辑,1,跳变到逻辑,图,3.5.1,反相器产生延迟,图,3.5.2,两级,CMOS,反相器级联,（,a,）充电模型,（,b,）放电模型,图,3.5.3,延迟模型,（,a,）充电过程,图,3.5.4,主要电阻和电容来源,（,b,）放电过程,3.6,功耗,CMOS,反相器的耗功,P,由两部分组成，,（,1,）静态功耗，即反向漏电造成的功耗,PD,；,（,2,）动态功耗，即反相器电平发生跳变时产生的功耗。,1,、静态功耗,图,3.6.1 CMOS,反相器的稳态时没有电流,图,3.6.2 NMOS,反相器稳态会产生电流,2,、动态功耗,以,CMOS,反相器为例来分析动态功耗。在输入信号从逻辑,0,到逻辑,1,的跳变或输入信号从逻辑,1,到逻辑,0,跳变的瞬间，,CMOS,反相器的,NMOS,晶体管和,PMOS,晶体管都处于导通状态，这导致一个从电源,V,DD,到地的窄电流脉冲。同时为了对负载电容进行充电和放电，也需要有电流流动，这将引起功耗。通常，对负载电容的充电和放电所需要的电流是造成动态功耗的主要因素。,以图,3.5.2,所示的电路为例，由于对负载电容的充电和放电所引起的平均动态功耗为：,式中，,f,是输入脉冲信号变化频率，,C,L,是延迟模型中的电容，如图,3.5.3,所示。,