Altera-CPLDFPGA轻松入门与开发实例第7章-(7)解析ppt课件

上传人:o**** 文档编号:244245587 上传时间:2024-10-03 格式:PPT 页数:18 大小:632.50KB
返回 下载 相关 举报
Altera-CPLDFPGA轻松入门与开发实例第7章-(7)解析ppt课件_第1页
第1页 / 共18页
Altera-CPLDFPGA轻松入门与开发实例第7章-(7)解析ppt课件_第2页
第2页 / 共18页
Altera-CPLDFPGA轻松入门与开发实例第7章-(7)解析ppt课件_第3页
第3页 / 共18页
点击查看更多>>
资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,*,机械工业出版社,Page,*,2024/10/3,机械工业出版社,Page,1,第7章 通用接口的FPGA设计,【,学习目标,】,熟悉,通用异步串口(UART)设计,熟悉,CAN总线控制器设计,理解以太网控制器(,MAC,)设计,了解双,UART,异步收发器设计,2024/10/3,机械工业出版社,Page,2,第,7,章,通用接口的FPGA设计,通用异步串口(UART)设计,7.1,CAN,总线控制器设计,7.2,以太网控制器(,MAC,)设计,7.3,2024/10/3,机械工业出版社,Page,3,7.1 通用异步串口(UART)设计,7.1.1 UART,功能简介,7.1.2 UART,实现结构,2024/10/3,机械工业出版社,Page,4,UART,通用异步收发器,是用于控制微机系统与串行设备的芯片。它提供了,RS-232C,数据终端设备接口,作为接口的一部分,,UART,主要提供以下主要功能:,支持标准,RS-232,接口和,AMBA,规范中的,APB,接口;,全双工独立收发通道;,发送,/,接收双,buffer,;,软件检测通道状态;,发送“空”产生可选中断,接收“满”产生可选中断,1,UART,功能简介,2024/10/3,机械工业出版社,Page,5,1,UART,功能简介,接收通道发生奇偶校验溢出,帧错误产生可选中断;,支持调制解调信号:,RTS,,,CTS,,,DSR,,,DTR,,,RI,,,DCD,,边沿检测,产生可选中断;,最大传输速率为系统时钟,l/16,;,发送和接收通道都不使能时,时钟挂起节约功耗;,串行异步通信格式,:,起始位(低电平),7/8,位数据,奇校验,/,偶校验(可选),1/2,位停止位(高电平),2024/10/3,机械工业出版社,Page,6,2,UART,实现结构,FPGA UART,由三个子模块组成,即波特率发生器;接收模块;发送模块。,FPGA UART,的原理方框图,2024/10/3,机械工业出版社,Page,7,7.2,CAN总线控制器设计,7.2.1 CAN,总线简介,7.2.2 CAN,总线协议概述,7.2.3 CAN,通信控制器实现框架,2024/10/3,机械工业出版社,Page,8,1,CAN,总线简介,CAN,(,Controller Area Network,)是控制器局部网的简称,属于工业现场总线的范畴,是一种有效支持分布式控制和实时控制的多主异步串行通信网络,其总线规范已被,ISO,国际标准化组织制定为国际标准。,CAN,总线是一种多主机局域网,其卓越性能现已广泛应用于工业自动化、多种控制设备、交通工具、医疗仪器以及建筑、环境控制等众多部门。,2024/10/3,机械工业出版社,Page,9,2,CAN总线协议概述,CAN,总线的层结构,根据,ISO/OSI,参考模型,,CAN,被细分为以下不同的层次:物理层、传输层、对象层(,MAC,)和应用层,主要对应于,ISO,的,OSI,七层模型中数据链路层的媒体访问控制子层以及物理层的物理信号部分、物理层规定了节点的全部电气特性,在一个网络里,要实现不同节点问的数据传输,所有节点的物理层必须是相同的:传输层描述了,CAN,总线协议的内核,它负责时序、同步、仲裁、错误探测等;对象层负责报文的过滤、状态和控制;应用层完成用户指定的数据传输任务。,2024/10/3,机械工业出版社,Page,10,2,CAN总线协议概述,CAN总线的报文传输,在,CAN 2.0B,的版本协议中有两种不同的帧格式,不同之处为标识符域的长度不同,含有,11,位标识符的帧称为标准帧,而含有,29,位标识符的帧称为扩展帧。,无论是哪种帧格式,在报文传输时都有以下四种不同类型的帧:数据帧(,Data Frame,),用于将数据从发送器传输到接收器;远程帧(,Remote Frame,),用于接收单元向具有相同,ID,的发送单元请求数据的帧;错误倾(,Error Frame,),用于当检测出错误时向其他单元通知错误的帧;过载帧(,Overload Frame,),用于在相邻数据帧或远程帧之间提供附加的延时。,2024/10/3,机械工业出版社,Page,11,2,CAN总线协议概述,位时序(,Bit Timing,),CAN,总线协议规定,报文传输的同步或者非同步方式的选择通过位时序来实现。,CAN,总线中位时序包括正常位速率和正常位时间两个参数。正常位速率是在非重同步情况下,借助理想发送器每秒发送的位数。正常位时间是正常位速率的倒数。,正常位时间由同步段、传播段、相位缓冲段,1,和相位缓冲段,2,组成。,2024/10/3,机械工业出版社,Page,12,2,CAN总线协议概述,同步,硬件同步:硬同步后,内部的位时间从同步段重新开始。因此,硬同步强迫由于硬同步引起的沿处于重新开始的位时间同步段之内。,重同步:重新同步的结果,使相位缓冲段,1,增长,或使相让缓冲段,2,缩短。相位缓冲段加长或缩短的数量有一个上限,此上限由重新同步跳转宽度给定。重新同步跳转宽度应设置于,1,和最小值之间(此最小值为,4,,,PHASE_SEG1,)。,同步规则:,CAN,通信协议规定,同步包括硬同步和重同步两种形式,它们遵从下列几条规则。,2024/10/3,机械工业出版社,Page,13,3,CAN通信控制器实现框架,CAN,通信控制器实现框架主要由接口管理逻辑、信息缓冲器(含发送缓冲器和接收缓冲器,FIFO,)、位流处理器,BSP,、接收过滤器,ASP,、位时序处理逻辑,BTL,、错误管理逻辑等构成。,2024/10/3,机械工业出版社,Page,14,7.3 以太网控制器(MAC),7.3.1 以太网基本原理,7.3.2 以太网控制器(MAC)实现,框架,1,以太网基本原理,2,以太网控制器(,MAC,)实现框架,以太网控制器(,MAC,)实际上实现了以太网标准的第二层协议,MAC,(媒体访问控制)协议,完全符合,IEEE802.3,规范所规定的,10Mbit/s,和,100Mbit/s,以太网标准。,2,以太网控制器(,MAC,)实现框架,针对以太网控制器需要完成的任务,接下来设计以太网控制器的程序框架,几个主要部分如下。,主机接口(,Host Interface,)主机接口用来连接主机部分,将接收到的数据帧保存到存储器中,同时从存储器中再如需要通过以太网借口传输的数据。主机上可以实现更高层次的以太网协议。,数据发送模块(,Transmit Module,):完成所有与发送数据相关的操作,包括产生报头、添加,CRC,校验序列等。,2,以太网控制器(,MAC,)实现框架,数据接收模块(,Receive Module,):完成所有与接收数据相关的操作,包括取出报头、,CRC,校验。,控制模块(,Control Module,):完成以太网控制器所有功能需要执行的操作。,媒体无关接口模块(,Media Independent Interface,):提供一个与媒体无关的接口,用来连接外部的以太网,PHY,控制芯片。,状态显示模块(,Status Module,):记录以太网控制器芯片进行数据传时各个状态的变化。,寄存器模块(,Register Module,):为以太网控制器芯片提供需要的所有寄存器。,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 教学培训


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!