电子设计自动化EDA概述

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,电子设计自动化（EDA),课时：2*15课时,，,，6课,时,时的课,外,外实验,考试：,实,实验成,绩,绩30%,（,（实验,考,考试）,随堂考,试,试70,（,（,考,考查课,）,）,实验部,分,分:（,提,提前准,备,备好实,验,验报告,本,本）,6节小,实,实验（3次）,综合实,验,验（1,周,周）记,入,入平时,成,成绩,实验课,地,地点：,主,主楼八,楼,楼东边,现,现代通,信,信实验,室,室,周次,星期,日期,节次,班级,10,一,31/10,1.2,测控09-1,一,31/10,3.4,测控09-2,11,一,7/11,1.2,测控09-1,一,7/11,3.4,测控09-2,12,一,14/11,1.2,测控09-1,一,14/11,3.4,测控09-2,17,测控09-1,测控09-2,测控09-1,.,.2实,验,验时间,安,安排,VHDL设计技,术,术参考,书,书,CPLD系,列,列设计,技,技术与,入,入门,：,：黄正,谨,谨 徐,坚,坚 章,小,小丽,熊,熊明珍,等,等,编,编著，,电,电子科,技,技大学,出,出版社,可编,程,程逻辑,器,器件原,理,理、开,发,发与应,用,用：,赵曙光,等,等,编,编著，,西,西安科,技,技大学,出,出版社,VHDL硬,件,件描述,语,语言与,数,数字逻,辑,辑电路,设,设计,：,：,侯伯亨,顾,顾新,编,编,著,著，西,安,安电子,科,科技大,学,学出版,社,社,VHDL程,序,序设计,：,曾,曾繁泰,陈,陈,美,美金编,著,著，清,华,华大学,出,出版社,数字,集,集成系,统,统的结,构,构化设,计,计与高,层,层次综,合,合：,王志华,邓,邓仰东,编,编,著,著，清,华,华大学,出,出版社,VHDL应,用,用与开,发,发实践,：甘,历,历,编,编著,，,，科技,出,出版社,参,考,考,教,教,材,材,参,考,考,教,教,材,材,参,考,考,教,教,材,材,课程结,构,构安排,：,：,一：第1到第3章基,础,础知识,：,：EDA发展,流,流程，,设,设计流,程,程。基,本,本的硬,件,件结构,二：第4章：,软,软件,三：第5章是,整,整个VHDL,程,程序设,计,计的语,言,言要素,和,和语句,部,部分（,核,核心内,容,容）,四：软,件,件操作,以,以及设,计,计中的,一,一些优,化,化问题,。,。,五：第6章，,系,系统设,计,计（综,合,合实验,）,）。,第一章,绪,绪论,主要内,容,容,1.EDA,概,概念,2.EDA发,展,展历程,3.EDA发,展,展趋势,常见英,文,文缩写,解,解释（,按,按字母,顺,顺序排,列,列）,ASIC:ApplicationSpecificIntegrated Circuit,.,.专用IC,CPLD:Complex ProgrammableLogicDevice,.,.复杂可,编,编程,逻,逻辑器,件,件,EDA:Electronic DesignAutomation.电子设,计,计自动,化,化,FPGA:FieldProgrammableGateArray.现场可,编,编程,门,门,阵,阵列,GAL:GenericArrayLogic.通用阵,列,列逻辑,HDL:HardwareDescriptionLanguage,.,.硬件描,述,述语言,IP:IntelligentProperty.智能模,块,块,PAL:ProgrammableArrayLogic,.,.可编程,阵,阵列逻辑,RTL:RegisterTransferLevel.寄存器,传,传输级,（,（描,述,述）,SOC:SystemOnaChip.片上系,统,统,SLIC:SystemLevelIC,.,.系统级IC,VHDL:Very highspeedintegratedcircuit Hardware Description Language.,超高速,集,集成电,路,路硬件,描,描述语,言,言,主要内,容,容,1.实,现,现载体,：,：大规,模,模可编,程,程逻辑,器,器件,2.描,述,述语言,：,：硬件,描,描述语,言,言,3.设,计,计工具,：,：软件,开,开发系,统,统,4.硬,件,件验证,：,：实验,开,开发系,统,统,1.,大,大规模,可,可编程,逻,逻辑器,件,件,FPGA和CPLD,主要公,司,司：Xilinx，Altera,，,，Lattice,FPGA/CPLD,显,显著的,优,优点：,开发周,期,期短、,投,投资风,险,险小、,产,产品上,市,市速度,快,快、市,场,场适应,能,能力强,、,、硬件,修,修改升,级,级方便,。,。,实验装,置,置,三类器,件,件的主,要,要性能,指,指标比,较,较,2.,硬,硬件描,述,述语言,(,(HDL),VHDL：IEEE,标,标准，,系,系统级,抽,抽象描,述,述能力,较,较强。,Verilog：IEEE,标,标准，,门,门级开,关,关电路,描,描述能,力,力较强,。,。,ABEL：系,统,统级抽,象,象描述,能,能力差,，,，适合,于,于门级,电,电路,描述。,3.,软,软件开,发,发工具,集成化,的,的开发,系,系统,特定功,能,能的开,发,发软件,：,：综合,软,软件,仿真软,件,件,集成化,的,的开发,系,系统,Altera,公,公司：MAX+plusII,、,、QuartusII系,列,列,Xilinx,公,公司：ISE、Foundation、Aillance系列,Lattice公司,：,：ispDesignEXPERT系列,特定功,能,能的开,发,发软件,综合类,：,：,Synplicity公司,的,的Synplify,/,/ Synplify pro,Synopsys公,司,司的FPGAExpress、FPGA,compilerII,Mentor,公,公司的LeonardoSpectrum,仿真类,：,：,ModelTech公司,的,的Modelsim,Aldec公,司,司的ActiveHDL,Cadence公司,的,的NC,-,-Verilog、NC-VHDL、NC-,SIM,4.实,验,验开发,系,系统,EDA,技,技术,狭义定,义,义：以大规模,可,可编程,逻,逻辑器,件,件为设计,载,载体，,以,以硬件描,述,述语言为系统,逻,逻辑描,述,述的主,要,要表达,方,方式，,以,以计算机、大规,模,模可编,程,程逻辑,器,器件的开发软,件,件及实验开,发,发系统为设计,工,工具，,自,自动完,成,成用软,件,件方式,方,方式描,述,述的电,子,子系统,到,到硬件,系,系统的,逻,逻辑编,译,译、逻,辑,辑化简,、,、逻辑,分,分割、,逻,逻辑综,合,合及优,化,化、布,局,局布线,、,、逻辑,仿,仿真，,直,直至完,成,成对于,特,特定目,标,标芯片,的,的适配,编,编译、,逻,逻辑映,射,射、编,程,程下载,等,等工作,，,，最终,形,形成集,成,成电子,系,系统或,专,专用集,成,成芯片,的,的一门,多,多学科,融,融合的,新,新技术,。,。,1.1EDA技术,及,及其发,展,展,EDA（ElectronicDesign Automation,）,）,EDA：是指以,计,计算机,为,为工作,平,平台，,融,融合应,用,用电子,技,技术、,计,计算机,技,技术、,智,智能化,技,技而研,制,制成的,电,电子CAD(ComputerAidedDesign,),)通用,软,软件包,。,。,功能,：,：辅助IC(integratedcircuit),设,设计,电,电子电,路,路设计,PCB(PrintedCircuitBoard),设,设计,EDA,技,技术的,发,发展,七十年,代,代为CAD（,ComputerAidedDesign,计算机,辅,辅助设,计,计）阶,段,段,用计算,机,机辅助,进,进行IC版图,编,编辑、PCB,布,布局布,线,线，取,代,代了手,工,工画图,。,。,八十年,代,代为CAE（,ComputerAidedEngineering,计算机,辅,辅助工,程,程）阶,段,段,支持电,路,路功能,设,设计和,结,结构设,计,计，通,过,过电路,网,网表将,两,两者结,合,合在一,起,起，实,现,现了工,程,程设计,。,。CAE的主,要,要功能,是,是：原,理,理图输,入,入，逻,辑,辑仿真,，,，电路,分,分析，,自,自动布,局,局布线,，,，PCB后分,析,析。,九十年,代,代为ESDA（,Electronic SystemDesignAutomation,电子系,统,统设计,自,自动化,）,）阶段,1.EDA概,念,念以及,发,发展,七十年,代,代为CAD（ComputerAidedDesign计算机,辅,辅助设,计,计）阶,段,段,用计算,机,机辅助,进,进行IC版图,编,编辑、PCB,布,布局布,线,线，取,代,代了手,工,工画图,。,。,八十年,代,代为CAE（ComputerAidedEngineering计算机,辅,辅助工,程,程）阶,段,段,支持电,路,路功能,设,设计和,结,结构设,计,计，通,过,过电路,网,网表将,两,两者结,合,合在一,起,起，实,现,现了工,程,程设计,。,。CAE的主,要,要功能,是,是：原,理,理图输,入,入，逻,辑,辑仿真,，,，电路,分,分析，,自,自动布,局,局布线,，,，PCB后分,析,析。,九十年,代,代为ESDA（Electronic SystemDesignAutomation电子系,统,统设计,自,自动化,）,）阶段,上节课,内,内容回,顾,顾：,2.,可,可编程,逻,逻辑器,件,件,CPLD:,Complex ProgrammableLogicDevice,.,.复杂可,编,编程逻,辑,辑器件,FPGA:,FieldProgrammableGateArray.现场可,编,编程,FPGA和CPLD主要公,司,司：Xilinx，Altera,，,，Lattice,3.硬,件,件描述,语,语言,VHDL:,Very highspeedintegratedcircuit Hardware Description Language.超高速,集,集成电,路,路硬件,描,描述语,言,言,VHDL：,IEEE标准,，,，系统,级,级抽象,描,描述能,力,力较强,。,。,Verilog：,IEEE标准,，,，门级,开,开关电,路,路描述,能,能力较,强,强。,4.,集,集成化,的,的开发,系,系统,Altera,公,公司：MAX+plusII,、,、QuartusII系,列,列,ESDA技术,的,的基本,特,特征,（1）,支,支持“,自,自顶向,下,下”的,设,设计方,法,法,（2）,支,支持ASIC,(,(,ApplicationSpecificIntegrated Circuit,),),设计,（3）,采,采用硬,件,件描述,语,语言,（4）,基,基于系,统,统框架,结,结构,在我国,所,所使用,的,的工具,中,中，,最,最有代,表,表性的,设,设计工,具,具是Tango和早,期,期的ORCAD。,它,它们的,出,出现，,使,使得,电,电子电,路,路设计,和,和印刷,板,板布线,工,工艺实,现,现了自,动,动化，,但,但还,只,只能算,自,自下而,上,上的设,计,计方法,。,。 随,着,着大规,模,模专用,集,集成电,路,路的开,发,发和研,制,制，,为,为了提,高,高开发,的,的效率,和,和增加,已,已有开,发,发成果,的,的可继,承,承性，,以,以及,缩,缩短开,发,发时间,，,， 各,种,种新兴,的,的EDA工具,开,开始出,现,现，,特,特别是,硬,硬件描,述,述语言HDL,（,（HardwareDescriptionLanguage,）,）的出,现,现，,特别是,硬,硬件描,述,述语言HDL,（,（HardwareDescriptionLanguage,）,）的出,现,现，,使,使得传,统,统的硬,件,件电路,设,设计方,法,法发生,了,了巨大,的,的变革,，,， 新,兴,兴的EDA设,计,计方法,采,采用了,自,自上而,下,下（TopDown）的,设,设计方,法,法。,所谓自,上,上而下,的,的设计,方,方法，,就,就是,从,从系统,总,总体要,求,求出发,，,， 自,上,上而下,地,地逐步,将,将设计,内,内容细,化,化，,最,最后完,成,成系统,硬,硬件的,整,整体设,计,计。,各公司,的,的EDA工具,基,基本上,都,都支持,两,两种标,准,准的HDL，,分,分别,是,是VHDL和Verilog HDL。,关于VHDL,(,(06,),),VeryhighspeedintegratedHardwareDescriptionLanguage (VHDL),是IEEE、,工,工业标,准,准硬件,描,描述语,言,言,用语言,的,的方式,而,而非图,形,形等方,式,式描述,硬,硬件电,路,路,容易修,改,改,容易保,存,存,特别适,合,合于设,计,计的电,路,路有：,复杂组,合,合逻辑,电,电路，,如,如：,译码器,、,、编码,器,器、加,减,减法器,、,、多路,选,选择器,、,、地址,译,译码器,.,.,.,状态机,等等,.,VHDL的功,能,能和标,准,准,VHDL 描,述,述,输入端,口,口,输出端,口,口,电路的,行,行为和,功,功能,VHDL有过,两,两个标,准,准：,IEEE Std1076-1987,(,(calledVHDL 1987,),),IEEE Std1076-1993,(,(calledVHDL 1993,),),概述：,用HDL语言,表,表达设,计,计意图,，,，FPGA作,为,为硬件,载,载体，,计,计算机,为,为设计,开,开发工,具,具，EDA作,为,为软件,开,开发环,境,境的现,代,代化电,子,子设计,方,方法,简介,背景,（,（二）,美国国,防,防部在80年,代,代初提,出,出了VHSIC（VeryHighSpeedIntegrated Circuit,）,）计划,，,，其目,标,标之一,是,是为下,一,一代集,成,成电路,的,的生产,，,，实现,阶,阶段性,的,的工艺,极,极限以,及,及完成10万,门,门级以,上,上的设,计,计，建,立,立一项,新,新的描,述,述方法,。,。1981年,提,提出了,一,一种新,的,的HDL，称,之,之为VHSIC Hardware Description Language，简,称,称为VHDL,，,，这种,语,语言的,成,成就有,两,两个方,面,面：,描述复,杂,杂的数,字,字电路,系,系统,成为国,际,际的硬,件,件描述,语,语言标,准,准,VHDL的特,点,点：,将一项,工,工程设,计,计或称,设,设计实,体,体（可,以,以是一,个,个元件,，,，一个,电,电路模,块,块或一,个,个系统,）,）分成,外,外部（,或,或称可,视,视部分,，,，即端,口,口）和,内,内部（,或,或称不,可,可视部,分,分），,即,即设计,实,实体的,内,内部功,能,能和算,法,法完成,部,部分。,VHDL语言,特,特色：,VHDL语言,中,中设计,实,实体（designentity),程,程序包,(,(pacage),设,设计库,，,，为设,计,计人员,重,重复利,用,用别人,的,的设计,提,提供了,技,技术手,段,段。,重复利,用,用他人,的,的IP,模,模块和,软,软核（soft cove,),)是VHDL,语,语言的,特,特色。,VHDL语言,的,的优点,：,：,1.具,有,有很强,的,的行为,描,描述能,力,力。,2.支,持,持大规,模,模设计,的,的分解,和,和已有,设,设计的,再,再利用,。,。,3.可,读,读性好,，,，易于,修,修改和,发,发现错,误,误。,4.可,以,以使用,仿,仿真器,对,对VHDL源,代,代码进,行,行仿真,。,。,5.允,许,许设计,者,者不依,赖,赖于器,件,件。,6.实,现,现了设,计,计与工,艺,艺无关,。,。,7.可,移,移植性,好,好。,8.上,市,市时间,快,快，成,本,本低。,9.ASIC,移,移植。,VHDL与计,算,算机语,言,言的区,别,别,运行的,基,基础,计算机,语,语言是,在,在CPURAM构,建,建的平,台,台上运,行,行,VHDL设计,的,的结果,是,是由具,体,体的逻,辑,辑、触,发,发器组,成,成的数,字,字电路,执行方,式,式,计算机,语,语言基,本,本上以,串,串行的,方,方式执,行,行,VHDL在总,体,体上是,以,以并行,方,方式工,作,作,验证方,式,式,计算机,语,语言主,要,要关注,于,于变量,值,值的变,化,化,VHDL要实,现,现严格,的,的时序,逻,逻辑关,系,系,C、ASM.,程序,CPU指令/数据代码：,010010 100010 1100,软件程序编译器,COMPILER,编译器和综合功能比较,VHDL/VERILOG.,程序,硬件描述语言,综合器,SYNTHESIZER,为ASIC设计提供的,电路网表文件,（a）软件语言设计目标流程,（b）硬件语言设计目标流程,HDL,语,语言的,种,种类,Candence公,司,司的Verilog HDL语,言,言，于1995年成,为,为IEEE标,准,准，从C语言,发,发展而,来,来。,MenterGraghics,公,公司的BLM语言,，,，从PASCAL语,言,言发展,而,而来，,未,未成为IEEE标准,。,。,Altera,公,公司的AHDL的,语,语言，,具,具有C,语,语言风,格,格。,系统集,成,成芯片,成,成为IC设计,的,的发展,方,方向，,这,这一发,展,展趋势,表,表现在,如,如下几,个,个方面,：,：,超大规,模,模集成,电,电路的,集,集成度,和,和工艺,水,水平不,断,断提高,，,，深亚,微,微米(Deep-Submicron),工,工艺，,如,如0.18m，0,.,.13,m已,经,经走向,成,成熟，,在,在一个,芯,芯片上,完,完成的,系,系统级,的,的集成,已,已成为,可,可能。,市场对,电,电子产,品,品提出,了,了更高,的,的要求,，,，如必,须,须降低,电,电子系,统,统的成,本,本，减,小,小系统,的,的体积,等,等，从,而,而对系,统,统的集,成,成度不,断,断提出,更,更高的,要,要求。,高性能,的,的EDA工具,得,得到长,足,足的发,展,展，其,自,自动化,和,和智能,化,化程度,不,不断提,高,高，为,嵌,嵌入式,系,系统设,计,计提供,了,了功能,强,强大的,开,开发环,境,境。,计算机,硬,硬件平,台,台性能,大,大幅度,提,提高，,为,为复杂,的,的SoC设计,提,提供了,物,物理基,础,础。,EDA,的,的发展,趋,趋势,EDA,技,技术,ASIC设计,FPGA/CPLD,可编程ASIC,设计,门阵列,（MPGA）,；,；,标准单,元,元,（CBIC）,；,；,全定制,；,；,（FCIC）,；,；,ASIC设计,SOPC/SOC,混合,ASIC,设计,EDA,技,技术实,现,现目标,作为EDA技,术,术最终,实,实现目,标,标的ASIC,，,，通过,三,三种途,径,径来完,成,成：,SOPC(System-on-a-Programmable-Chip),1.2,数,数,字,字系统,设,设计,数字系,统,统：处理数,字,字信号,的,的电子,设,设备,基本结,构,构：控制器,处理,器,器,数字系,统,统各部,分,分功能,数据处,理,理器功能：,传,传送数,据,据，并,对,对输入,数,数据进,行,行算术,运,运算和,逻,逻辑运,算,算。,构,构成：,计,计数器,、,、寄存,器,器、存,储,储器、ALU,控制器功能：,根,根据外,部,部控制,信,信号和,从,从处理,器,器反馈,的,的状态,信,信号，,按,按预定,的,的算法,综,综合对,应,应控制,信,信号，,控,控制处,理,理器在,下,下一步,执,执行相,应,应操作,。,。,任务：,通,通过系,统,统设计,将,将系统,划,划分为,相,相对独,立,立而又,相互联,系,系的模,块,块（子,系,系统）,结,结构,内容：,模,模块结,构,构图及,各,各模块,的,的具体,功,功能描,述,述,模块之,间,间的数,据,据流，,控,控制流,信,信息,模块间,的,的交互,作,作用等,要求：,功,功能,正,正确、,容,容易理,解,解,可靠性,高,高、易,维,维护,各模块,容,容易实,现,现等,2、,结,结构级,系统设,计,计过程：,任务：明确功,能,能和性,能,能指标,经,经费开,支,支,可靠性,开发周,期,期等,要求：,准,准,确,确地，,无,无二义,性,性地，,规,规范地,描,描,述,述系统,功,功能和,性,性能,1、性,能,能级,任务：,通,通过逻,辑,辑设计,将,将（子,系,系统）,转,转化为,实,实际硬,件,件/软件的,逻,逻辑描,述,述,工具：HDL，逻辑,图,图等,3、逻,辑,辑级,任务：,通,通过物,理,理设计,将,将各模,块,块转换,成,成,实际的ASIC或电,路,路板硬,件,件，组,装成系,统,统。,要求：,性,性能/,价,价格比,高,高（物,理,理强度,、,、抗,干扰能,力,力；功,耗,耗；通,用,用性；,成,成本等,）,）,主流：,元,元件,：,：LSI，VLSI,4、物,理,理级,