资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,74LS283,功能:,四位二进制超前进位全加器。,全加和半加:,若不考虑有来自低位的进位将两个,1,位二进制数相加,称为半加。,将两个多位二进制数相加时,除了最低位以外,每一位都应考虑来自低位的进位,即将两个对应的加数和来自低位的进位,3,个数相加,这种运算称为全加。,1,全加器,输入端:A,i,、B,i,、C,i-1,全加器逻辑符号:,输出端:S,i,、C,i,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,1,1,1,0,1,0,0,1,1,0,0,1,0,1,0,0,0,0,0,C,i,S,i,C,i-1,B,i,A,i,全加器真值表,A为加数,B为被加数,如A=1101,A3=1,A2=1,A1=0,A0=1,Ci-1表示进位输入,Ci表示进位输出,S表示本位和,例:11+10=101 若看高位则A1=1 ,B1=1,而低位进位输入C0=0,所以相加之后C1=1,S1=0。输出的结果就是C1S1S0=101,2,逻辑图,实现电路,逻辑表达式:,3,集成全加器,在一位全加器的基础上,通过多级级联可以构成多位全加器,称为集成全加器,而进位方式分串行进位和并行进位两种。,串行进位加法器:把,n,个全加器按低位的进位输出与高位的进位输入相连的方法连接起来,各位全加器的进位信号以串联形式逐位传递、逐位产生的并行加法器称为串行进位加法器。,并行进位加法器:,并行进位加法器的所有各位的进位都直接依赖最低位进位,C-1,(值为,0,),即所有各位的进位可以直接从,C-1,并行产生,因此又称为超前进位。超前进位的所有位数进位是同时完成的,运算速度快 。,4,4位串行进位全加器-采用四个1位全加器组成,所求结果为:C3S3S2S1S0,5,超前进位全加器-74LS283,超前进位加法器使每位的进位直接由加数和被加数产生,而无需等待低位的进位信号,进位输入是由专门的“进位逻辑门”来提供,该门综合所有低位的加数、被加数及最低位进位输入,超前进位加法原理,6,定义两个中间变量,G,i,和,P,i,:,S,i,=,K,i,C,i-1,C,i,=,G,i,P,i,C,i-1,G,i,=,A,i,B,i,P,i,=,A,i,B,i,产生变量,传输变量,注意进位信号的产生,中间变量,K,i,=,G,i,P,i,=,A,i,B,i,7,S,i,=,K,i,C,i-1,C,i,=,G,i,P,i,C,i-1,本位和信号的产生,S,0,=,K,0,C,-1,=,A,0,B,0,C,-1,S,1,=,K,1,C,0,=,A,1,B,1,C,0,S,2,=,K,2,C,1,=,A,2,B,2,C,1,S,3,=,K,3,C,2,=,A,3,B,3,C,2,8,S,i,=,K,i,C,i-1,C,i,=,G,i,P,i,C,i-1,C,0,=,G,0,+,P,0,C,-1,C,1,=,G,1,+,P,1,C,0,=,G,1,+,P,1,G,0,+,P,1,P,0,C,-1,C,2,=,G,2,+,P,2,C,1,=,G,2,+,P,2,G,1,+,P,2,P,1,G,0,+,P,2,P,1,P,0,C,-1,C,3,=,G,3,+,P,3,C,2,=,G,3,+,P,3,G,2,+,P,3,P,2,G,1,+,P,3,P,2,P,1,G,0,+,P,3,P,2,P,1,P,0,C,-1,进位信号的产生,因为进位信号只与变量Gi、Pi和 C-1有关,而C-1是向最低位的进位信号,其值为0,即各位的进位信号都只与两个加数A和B有关,所以它们是可以并行产生的。,9,74LS283逻辑图,S,i,=,K,i,C,i-1,C,i,=,G,i,P,i,C,i-1,K,i,=,G,i,P,i,=,A,i,B,i,G,i,=,A,i,B,i,P,i,=,A,i,B,i,10,THANK YOU!,THATS ALL.,11,
展开阅读全文