寄存器与存储器

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,寄存器与 存储器及应用,8.1 寄存器,8. 2 存储器,8.3,寄存器与存储器例表,本章小结,1,主要内容,寄存器的,功能、分类、结构、工作原理；,存储器的功能、分类、结构、工作原理；,寄存器、存储器的应用。,主要,技能,寄存器与存储器的正确使用技能和功能测试技能；,熟练应用寄存器和存储器构成具特定功能的逻辑电路；,能完成电路的安装与功能调试。,2,基本概念,寄存器；,移位寄存器；,序列信号,；,随机存取存储器；,只读存储器。,3,-0000,00-0001,-0001,00-0010,-000,00-0100,-0011,00-1000,-0100,-0101,-,10-0001,-,01-0010,111-,111-,10-0101,存储器,存储预置数,译位寄存器,设计项目,广告灯控制电路,4,寄存器：用于暂时存储二进制数据或代码的电路。,存储器：用于长期存储大量二进数据或代码的电路。集成很高。,寄存器与存储器的区别：,5,8.1.1 寄存器的结构、原理,一、基本寄存器,仅有并入、并出存取数据功能的寄存器。,1,.,组成：,N,个,D,触发器,构成。,寄存器：,用于暂时存储二进制数据与代码的电路。,分 类：,基本寄存器、移位寄存器。,组 成：,触发器和门电路。一个触发器能存放一位二,进制数码；,N,个触发器可以存放,N,位二进制数码。,8.1,寄存器及应用,6,控制时钟,脉冲端输入,输出端,数码输入端,0,1,0,1,0,1,0,1,2,.,工作原理,=0, 异步清零,。,CP,不为上升沿时 ，,=1,寄存器输出保持不变,CP,上升沿时，且 =1,输入端,D0-D3,送寄存器。,7,二、具有锁存功能的寄存器,1,.,锁存器的结构及工作原理,CP-,即为送数脉冲输入端，又为锁存控制信号输入端，即使能信号，低电平有效。,当,CP=1,时，,D,数据输入不影响电路的状态，电路锁定原数据。即当使能信号结束后（锁存），数据被锁住，输出状态保持不变。,当,CP=0,时，,Q,=,D,，,电路接收输入数据；即当使能信号到来（不锁存数据）时，输出端的信号随输入信号变化；,由,D,锁存器组成。,8,锁存,器,具有接收、存放、输出和清除数码的功能，在接收指令（在计算机中称为写指令）控制下，将数据送入寄存器存放；需要时可在输出指令（读出指令）控制下，将数据由寄存器输出。,2,.,集成数码锁存器74,LS373,74,LS373,是,8位数据锁存器。,9,74,LS373,功能表,输 入,输 出,C,D,Q,0,1,1,1,0,1,0,0,0,0,X,Q0（,被锁存状态）,1,X,X,Z（,高阻态）,0,C,为三态控制端（低电平有效）： 当 0,C =1,时，输出为高阻态；当0,C =0,时，8个数据传送到输出端,C,为锁存控制输入端（高电平有效）：当,C=0,时，保持输入端数据不变，当,C=1,时，接收输入端数据。,10,三、移位寄存器,移位寄存器：,存储数据，所存数据可在移位脉冲作用下逐位左移或右移。即实现串入串出。,在数字电路系统中，由于运算（如,:,二进制的乘除法）的需要，常常要求实现移位功能。,分类：,单向移位、双向移位。,1单向移位寄存器,（1）右移位寄存器,串行数据,输入,同步移位时,钟输入端,清零端,11,1,0,0,0,工作过程：,1,1,0,0,1,2,3,4,假设要传送数据,1011,。,1,1,0,1,0,1,0,1,1,1,0,1,串入串出：前触发器输出端,Q,与后数据输入端,D,相连接。当时钟到时，加至串行输入端,D,SR,的数据送,Q0，,同时,Q0,的数据右移至,Q1，Q1,的数据右移至,Q2，,以此类推。将数码1101右移串行输入给寄存器共需要4个移位脉冲,Q3,可串行输出从输入端,D,SR,存入的数据，4个移位脉冲后收 到第一个数据，要全部输出共需8个移位脉冲。,12,时序图：,并行输出,串行输出,13,2,.,具有并入并出、串入串出功能的移位寄存器：,1,1,0,1,1,1,1,0,1,1,并入并出：,当,IE=1,时，在时钟脉冲,CP,的作用下并行数据输入端,D0D3,的数会存入寄存器,Q0Q3。,串入串出：,原理与前述相同，略。,14,3,.,集成双向移位寄存器,74,LS194,74,LS194,是四位双向移位寄存器,。,D,SR,:,右移串行数据输入端,D,SL,:,左移串行数据输入端,D,0,D,3,:,并行数据输入端,Q,0,Q,3,:,数据输出端,CP,:,时钟输入端（上升沿有效）,S,0、,S,1:,工作方式控制端,:,数据清0输入端（低电平清0）,R,D,引脚及功能简介：,15,74,LS194,功能表,输 入,输 出,CR,S,1,S,0,CP,D,SL,D,SR,D0 D1 D2 D3,Q0 Q1 Q2 Q3,功 能,0,X,X,X,X,X,X X X X,0 0 0 0,异步清零,1,X,X,0,X,X,X X X X,保 持,保 持,1,0,0,X,X,X,X X X X,保 持,保 持,1,0,1,X,1,X X X X,1,Q0 Q1 Q2,右移输入1,1,0,1,X,0,X X X X,0,Q0 Q1 Q2,右移输入0,1,1,0,1,X,X X X X,Q1 Q2 Q3 1,左移输入1,1,1,0,0,X,X X X X,Q1 Q2 Q3 0,左移输入0,1,1,1,X,X,D0 D1 D2 D3,D0 D1 D2 D3,并入并出,工作方式控制端,S,1,S,0,区分四种功能：,S1S0=00、,保持；,S1S0=10、,左移存储；,S1S0=01、,右移存储；,S1S0=11,并入并出,16,8.1.2,移位寄存器的应用,一、移位寄存器构成序列脉冲发生器,序列信号：,是在同步脉冲的作用下按一定周期循环产生的一串二进制信号。如：,0111-0111,，每4位重复一次，称为4位序列信号。,序列脉冲信号广泛用于数字设备测试、通信和遥控中的识别信号或基准信号等。,移位寄存器组成的8位序列信号发生器，序列信号为：00001111,17,电路产生的序列信号为：,0 0 0 0 1 1 1 1,工作原理分析：,S,1,S,0,=01，,为右移方式，,Q,3,作为输出端,。,首先令,CR0，,输出端全为零，,Q3,非后送,D,SR，,则,D,SR,为1；,然后；连续送入移位脉冲，各输出状态的如表所示规模变化。,CP,D,SR,Q0 Q1 Q2 Q3,1,0 0 0 0,1,1,1 0 0 0,2,1,1 1 0 0,3,1,1 1 1 0,4,0,1 1 1 1,5,0,0 1 1 1,6,0,0 0 1 1,7,0,0 0 0 1,8,1,0 0 0 0,状态表,18,产生序列信号的关键：是从移位寄存器的输出端引出一个反馈信号送至串行输入端，反馈电路由组合逻辑门电路构成。,n,位移位寄存器构成的序列信号发生器产生的序列信号的最大长度,P,=2,n,。,19,思考:,下列两个序列信号的形式.,(1),(2),20,0000000100110111, ,1000110011101111,电路清零以后，在连续脉冲的作用下，数据右移，,Q,3,Q,2,Q,1,Q,0,的数据依次为：,有8种不同的状态输出。如果译码器将这8种状态译成07共8个数字，则，上述电路就构成8进制计数器。注：此处译码器不是,LED,管显示译码器。,计数前，如果不清零，由于随机性，随着计数脉冲的到来，,Q,3,Q,2,Q,1,Q,0,的状态可能进入如下的无效循环：0100100100100101 1011011011011010,二、移位,寄存构成计数器,工作原理分析：,21,无效循环：,译码器无法对八种状态译码，我们把这种循环称为无效循环。因此，不允许寄存器工作在这种循环状态。,改进电路：,当,n,=4,时，反馈逻辑表达式为。,当,n,=8,时，反馈逻辑表达式为。,计数器的最大长度,：,N,=2,n,-1,22,三、数据显示锁存器,在计数显示电路中，如果计数器的计数值变化的速度很快，人眼则无法辨认显示的字符。如：信号源频率显示器。,在计数器和译码器之间加入锁存器，就可控制数据显示的时间。,若锁存信号,C,0,时，数据被锁存，译码显示电路稳定显示锁存的数据。,若锁存信号,C,1,时，显示值随数据变化而变化，时实显示。,工作原理分析：,23,四、移位寄存器构成分频器,在数字系统中，常常需要获得不同频率的时钟或基准信号，其方法一般是对系统主时钟信号进行分频。在计数器一章中，我们已讨论了利用计数器实现,n,分频。既然寄存器可以构成计数器，利用移位寄存器也可以实现分频，分频器有固定分频和可编程分频。,1,.,固定比分频器,从序列信号发生器的,Q,3,的输出波形，不难发现，,Q,3,波形的频率恰为时钟波形频率的1/8。显然采用不同的反馈逻辑，可以构成不同的固定比分频器。,24,2,.,可编程分频器,可编程分频器：,指分频器的分频比可以受程序控制。,25,电路的结构特点：,两片,74,LS194,的,S1=1， 。,若,S1S0=10，,则74,LS194,工作在左移位状态，,S1S0=11 ，,则74,LS194,工作在并行置数状态,。,74,LS138,的8个输出端接两,片74,LS194,的并行输入数据端。由于74,LS138,的输出状态，由输入端,ABC,决定，故移位的数据是可变化的。,以下是可编程分频器的工作过程演示：,工作原理分析：,26,0,1,1,1,1,1,0,1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,0,1,1,1,1,4,3,2,CP1,1,0,1,1,1,1,1,1,1,1,0,1,1,1,1,1,0,0,0,0,0,0,0,0,清零,S1S0=11；,并行置数。,S1S0=10；,左移传送。,0,1,1,1,1,1,1,1,S1S0=11；,并行置数。,27,小结:,74,LS138,译码器地址输入端,A,2,A,1,A,0（,CBA,）,的取值，决定了分频比，将,CBA,代表的二进制数转换成十进制数再加1，即为分频系数。,思考：,若,ABC=000,001、-111,分别是多少分频器？,4分频波形,分频器的输出波形：,28,作 业 题,6.4、6.5、6.6,29,8.2,存储器,8.2.1,存储器的概述,半导体存储器的优点：,容量大、体积小、功耗低、存取速 度快、使用寿命长等。,穿孔卡片,磁芯存储器,半导体存储器,纸带,存储器：,用于长期存储大量数据、资料及运算程序等二进信息的单元。,发 展：,寄存器与存储器的区别：,寄存器：用于暂时存储二进制数据或代码的电路。,存储器：用于长期存储大量二进数据或代码的电路。集成很高。,30,按照内部信息的存取方式可分为：,随机存取存储器,RAM,：,存放临时性的数据或中间结果,。,只读存储器,ROM,：,存放永久性的、不变的数据。,存储器的分类：,静态存储器（,SRAM,）,动态存储器（,DRAM,）,随机存取存储器,RAM,按硬件结构可分为：,只读存储器,ROM,按数据输入方式可分为：,掩膜式存储器（,ROM,）,可编程存储器（,PROM,）,可擦除存储器（,EPROM,）,31,存储单元：,存储一位二进制数的最小电路；,字：,构成二进制信息的最小集合（,1,、,2,、,4,、,8,、,16,）；,存储容量：,存储二进制数的总量，单位：,K,（,2,10,=1024,）。,基本概念：,32,一、组成：,存储矩阵,（,n,行,m,列）,行列地址,译码电路,片选和读写,控制电路,8.2.2,随机存取存储器,RAM,RAM,：,可以在任意时刻，对任意选中的存储单元进行信息的存入（写）或取出（读）的信息操作。,分类：,根据内容结构不同可分为：,SRAM,（,静态随机存取）、,DRAM,（,动态随机存取）。,优点：,读写方便，使用灵活。,缺点：,掉电丢失信息。,33,当给定行和列的地址时，行和列的地址译码器分别选中相应的行线和列线，这两种输出线（行与列）的交点处的存储单元便被选中（注：选中的存储器可能是一位也可能是多位）。,工作过程：,第一步：选中存储信息,34,如果此时读写控制电路有相应的有效信号，则实现对选中存储单元的信息进行读写操作。,二、各组成的结构与工作原理,1.,存储矩阵,用于存储信息的主体电路。它由若干存储单元以矩阵的形式构成。有若干行和若干列。,如：,存储容量为,256X4=1K,的存储器，它由,1024,个存储单元以,32,行和,32,列矩阵的形式构成的。它的一个字由,4,位二进制数组成。,第二步：进行读写操作,35,列线,行,线,字,当给定行和列的地址时，行和列的地址译码器分别选中相应的行线和列线，这两种输出线（行与列）的交点处的存储单元便被选中（注：选中的存储器可能是一位也可能是多位）。,存储器信息（字）位置的确定：,36,32,行,32,列矩阵,存储器容量：,（字数）,（位数）,= 2564,字数：,32 X 8 = 256,32,根行线,8,根列线,字,存储器有,32,条行线、,8,条列线；,存储器的容量计算：,该,RAM,存储矩阵共需要,32,根行选择线,X,0,X,31,和,8,根列选择线,Y,0,Y,7,。,37,2,RAM,的存储单元,按结构不同可分为,:,静态存储单元,SRAM,、动态存储单元,DRAM,利用,CMOS,构成的基本,RS,触发器来存储信息。保存的信息不易丢失，可长期保存。典型的,SRAM,的存储单元需要六个晶体管（三极管）构成。用于小容量、高速存储器。,利用,MOS,管的栅极电容,C,存储电荷来储存信息，电容是会漏电的，所以必须通过不停的给电容充电来维持信息，这个充电的过程叫再生或刷新（,REFRESH,）。由于,电容的充放电是需要,静态存储单元,(SRAM),动态存储单元（,DRAM,）,38,相对较长的时间的，,DRAM,的速度要慢于,SRAM,。,DRAM,的一个存储单元只需要一个晶体管和一个电容。因此，,DRAM,的成本、集成度、功耗等明显优于,SRAM,。,3,地址译码电路,地址号：,存放在同一个字中的存储单元编为一组所赋予的号码。每个字赋予一个地址号，地址号的位数,n,应满足：,2,n,=256,（,字数）。地址号由行地址码与列地址码两部分组成。,行地址加列地址共,8,位二进数,A,0,A,7,，可对,256,个字单元进行编码，这样每个字就有一个地址号了。,此存储矩阵有行,32,个，可用,5,位二进数进行编码，行地址码,A,0,A,4,从,0000011111,。,此存储器有列,8,个，可用,3,位进制数进行编码，列地址码,A,5,A,7,从,000111,。,39,思考：,地址号为：的数据位置。多少行？多少列？,1 0,0,列地址码,地址号：,地址译码电路：,用于将地址号转换为寻找所需存储数据的信息电路。即；通过所给的地址号可查找到所要信息。,行,地,址,译,码,器,A,4,A,3,A,2,A,1,A,0,列地址译码器,A,5,A,6,A,7,1,1,1,1,1,行地址码,40,4,读,/,写与片选控制电路,=1,时：所有的,I,/,O,端均被禁止，不能读或写操作；,=0,时：相应片存储器被选中，可读或写操作。,片选控制 ：,=1,，执行读操作，存储单元中数据送输出端；,=0,，执行写操作，,I,/,O,端数据写入存储单元中。,读,/,写控制 ：,41,片选与读写控制电路：,C. =1,，,G,3,导通，,G,1,、,G,2,高阻态截止。若地址,A,7,A,0,为，于是位于,31,，,0,的存储单元所存储的信息送出到,I,/,O,端，存储器执行读操作,;,A. =1,时，,G,1,，,G,2,，,G,3,均为高阻态，芯片未选中,;,B.,=0,时，芯片被选中,;,D. =0,，,G,1,、,G,2,导通，,G,3,高阻态截止，,I,/,O,端的数据以互补的形式出现在数据线,D,、 上，并被存入,31,，,0,存储单元，存储器执行写操作。,写操作,读操作,42,三、集成,随机存取存储器,RAM,电路,6116,存储容量：,16K=2K,（,2048,）,8,位。,地址线：,11,条,A,0,A,10,；,数据线：,8,条,I/O,0,I/O,7,；,工作方式：,片选信号,=0,有效；,控端,=0,、,=1,，实现写操作；,控端,=1,，,=0,，实现读操作。,6116,是一种典型的动态,RAM,。,43,四、,集成,随机存取存储器的,扩展,1,位扩展,例：,试用,10241RAM,扩展成,10248RAM,RAM,的扩展分为：,位扩展,和,字扩展,。,位扩展：前后的字数不变，因为,RAM,的地址线,N,决定字数（即字,=,2,n,），所以地址线不变。位数扩展只需将,N,个相同的,RAM,的地址线、读写线、片选线其用，输出线并行则可实现位扩展。,确定所需,10241RAM,的片数为,:,N,=,总存储容量,片存储容量,=8(,片,),解：,44,2, 字扩展,字扩展则改变地址线,N,的数量，符合：,字,=,2,n,关系,。,例：,试用,2564RAM,扩展成,10244,存储器,确定所需,的,2564RAM,的片数为：,N,=,总存储容量,1,片,存储容量,=,4,片,确定地址线的根数：字数从,256,（,2,8,）扩展为,1024,（,2,10,），由此地址线应从,8,根扩展为,10,根。,寻址范围：,00 0000,0000, 11 1111,1111,（,000H3FFH),地址线扩展的方法：利用一个,2,线,4,线译码器,接到各片的片选线。,解：,45,第,1,片,第,2,片,第,3,片,第,4,片,00,00,01,01,10,10,11,11,组合后地址号,组合前地址号,字扩展原理,：,字扩展,需要增加,2,位地址号，,地址线满足：,2,10,=1024,46,片,1,寻址范围,:,00,0000 0000B ,00,1111 1111B (000H0FFH),片,2,寻址范围,:,01,0000 0000B ,01,1111 1111B (100H1FFH),片,3,寻址范围,:,10,0000 0000B ,10,1111 1111B (200H2FFH),片,4,寻址范围,:,11,0000 0000B ,11,1111 1111B (300H3FFH),I/O,口并联,读写线并联,片选线作为地址线扩展,各片存储器的地址范围：,47,3,字位同时扩展,例：,试把,642RAM,扩展为,2564,存储器,N,=,总存储容量,/,一片存储容量,=,=8,（片）,解 ：,字扩展所需片数,:,644RAM,2564RAM,，,需,4,片,644RAM,组成,2564RAM,；,字数由,64,扩展为,256,，地址线由原来的,6,条,A,5,A,0,扩展为,8,条,A,7,A,0,。,位扩展所需片数,:,642RAM,644RAM,，,需两片,642RAM,组成,644RAM,；,确定芯片的总片数,N,：,2564RAM,需,642RAM,的芯片数为,:,48,地址范围：,00H 3FH,地址范围：,4,0H 73FH,地址范围：,8,0H BFH,地址范围：,CF,H FFH,49,8.2.3,只读存储器,ROM,一、组成,地址译码器；,存储矩阵；,输出电路。,ROM,：,只读存储器所存储的内容一般是固定不变的，正常工作时只能读数，不能写入，并且在断电后不丢失其中存储的内容，故称为只读存储器。,分类：,掩膜存储器、可编程存储器（,PROM,）、,可改写存储器（,EPRPM,、,EOROM,、,Flash Memory),。,50,二、只读,ROM,结构和工作原理,1.,掩膜,ROM,掩膜,ROM,又称为固定式,ROM,。在制造时，生产厂家利用掩膜技术的信息写入存储器中。存储信息是一次性的。,二极管式掩膜,ROM,结构：,存储矩阵：,由二极管组成的存储单元组成。,地址译码器：,选中存储单元中相应信息。,输出缓冲器：,提高负载能力、输出相应信息（注是三态控制）。,字线,数据,或位线,51,A0,A1,W0,W1,W2,W3,0,0,1,0,0,0,0,1,0,1,0,0,1,0,0,0,1,0,1,1,0,0,0,1,各单元存储信息,地址译码器输出,1,0,1,0,0,1,0,1,高电平,A,1,A,0,D,3,D,2,D,1,D,0,0 0,0 1 0 1,0 1,1 0 1 1,1 0,0 1 0 0,1 1,1 1 1 0,0,0,地址号,存储单元的信息状态，由接入或不接入相应的二极管决定。有二极管存储信息为,1,，反之为,0,。,工作原理分析：,52,可实现存储信息的编写。在编程前，存储矩阵中的全部存储单元的熔丝都是连通的，即每个单元存储的都是,1,。,2,可编程只读存储器（,PROM,）,PROM,的可编程存储单元,熔丝,用户可根据需要，借助一定的编程工具，将某些存储单元上的熔丝用大电流烧断，该单元存储的内容就变为,0,，此过程称为编程。熔丝烧断后不能再接上，故,PROM,只能进行一次编程。,53,3,可擦可编程,ROM,（,EPROM,）,EPROM,的另外一种广泛使用的存储器。,EPROM,可以根据用户要求写入信息，从而长期使用。当不需要原有信息时，也可以擦除后重写。若要擦去所写入的内容，可用,EPROM,擦除器产生的强紫外线，对,EPROM,照射,20,分钟左右，使全部存储单元恢复“,1”,，以便用户重新编写。,常用的,EPROM2716,、,2732,、,27512,，即标号为,27,的芯片都是,EPROM,。实训中使用的,2764,就属于这一类型。,54,E,2,PROM,是近年来被广泛重视的一种只读存储器，它称为电擦除可编程只读存储器，又可写为,EEPROM,。,主要特点是能在应用系统中进行在线改写，并能在断电的情况下保存数据而不需保护电源。特别是最近的,+5V,电擦除,E,2,PROM,，通常不需单独的擦除操作，可在写入过程中自动擦除，使用非常方便。,28,系列的芯片都是,E,2,PROM,。,4,可擦可编程,ROM,（,E,2,PROM,）,55,三、集成只读,存储器,ROM,电路,2764,存储容量：,64K=8K8,位。共,2,13,个存储单元。,地址线：,13,条,A,0,A,12,；,数据线：,8,条,I/O,0,I/O,7,；,控制线：,CE,、,OE,、,PGM,；,编程电压：,VPP,。,工作状态：,五种,2764,是一种典型的,EPROM,。,56,操作方式,CE OE PGM V,PP,V,CC,功 能,编程写入,0 1 0 25V 5V,写入信息,读出数据,0 0 1 5V 5V,读出信息,低功耗维持,1 X X 5V 5V,输出端为高阻态,编程校验,0 0 1 25V 5V,数据读出,编程禁止,1 X X 25V 5V,输出端为高阻态,2764,功能表,57,四、只读存储器的应用,1,存储数据、程序,单片机外部程序存储器：,单片机外部数据存储器：,58,例：,试用,ROM,实现下列各函数：,2,实现逻辑函数,解：,根据逻辑函数的变量数，确定选用,16X4,的,PROM,。,写出所有最小项表达式：,59,存储器矩阵接线图：,Y1,Y1,Y1,Y4,60,8.3,寄存器与存储器例表,类 型,型 号,类 型 说 明,存,储,器,6116,、,6164,、,6264,、,2114,、,2116,RAM,2716,、,2732,、,2764,、,27128,、,27246,、,27512,EPROM,2864,E2PROM,29BV010,、,29BV020,、,29BV040,Flash Memory,24C00,、,24C01,、,24AA01,、,24LC21,、,24LC21A,、,24LC41A,、,24LCS61,I2C EPROM,37LV65,、,37LV36,、,37LV128,串型,EPROM,61,类 型,型 号,类 型 说 明,移,位,寄,存,器,164,8,位移位寄存器（串行输入、并行输出）,165,8,位移位寄存器（并行输入、串行输出）,194,4,位双向移位寄存器（并行存储）,195,4,位双向移位寄存器（并行存储、,J,、,K,输入）,299,8,位双向移位寄存器（,3S,）,589,8,位移位寄存器（,3S,、并行输入、串行输出）,595,8,位移位寄存器（,3S,、串行输入、串并行输出、输入锁存）,597,8,位移位寄存器（串并行输入、串行输出、输入锁存）,62,类 型,型号,类 型 说 明,锁,存,器,173,4D,锁存器,(3S),174,6D,锁存器,(,上升沿触发,),175,4D,锁存器,(,上升沿触发,),259,8,位可寻址锁存器,(,电平触发,),273,8D,锁存器,(,上升沿触发,),373,4D,锁存器,(3S,、高电平触发,),374,4D,锁存器,(3S,、上升沿触发,),533,4D,锁存器,(3S,、高电平触发、,Q,非输出,),534,4D,锁存器,(3S,、上升沿触发、,Q,非输出,),563,4D,锁存器,(3S,、高电平触发、,Q,非输出,),564,4D,锁存器,(3S,、上升沿触发、,Q,非输出,),573,4D,锁存器,(3S,、高电平触发,),574,4D,锁存器,(3S,、上升沿触发,),63,本章小结,寄存器是利用触发器来接收、存储和发送数据的。一个触发器可以构成一个最基本的寄存1位数据的逻辑单元。,基本触发器一般具有置数、清零、存储、三态输出等功能。,移位寄存器除能将数据存储外，还能将寄存的数据按一定方向传输。移位寄存器的并入并出、串入串出两种不同的输入阻抗、输出阻抗形式，具有加载数、左移侠、右移侠等多种功能。,寄存器在数字电路中得到广泛的应用。如构成序列信号发生器、计数器、数据缓冲、分频器等。,64,存储器是用于大量与长期存取信息的单元电路，它分为,ROM、RAM。,RAM,是随机存取器，其存储的信息在电源断电后则消失。因而是一种易失性的读写存储器。其存储单元主要有静态和动态两在类，静态,RAM,的信息可以长久保持，而动态,PAM,必须定期刷新。,ROM,是一种非易失性的存储器，它存储的是固定的信息，只能被读出。常见的有固定式,ROM、PRIM、EPROMEEPROM,等。,随着大规模集成电路的广泛使用，利用,ROM,来构成各种组合、时序逻辑电路越来越具有吸引力。,65,作 业 题,7.1,、,7.2,、,7.4,、,7.6,、,7.7,、,7.8,66,