卡诺图化简法

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,五逻辑函数的卡诺图化简法,关于“最小项”,第,6,章,返回,（,1,）最小项定义,如果一个函数的某个乘积项,包含了函数的全部变量,，其中,每个变量,都以,原变量或反变量的形式,出现，且,仅出现一次,，则这个乘积项称为该函数的一个标准积项，通常称为,最小项,。,3,个变量,A,、,B,、,C,可组成,8,个最小项：,（,2,）最小项的表示方法,通常用符号,m,i,来表示最小项。,下标,i,的确定：,把最小项中的原变量记为,1,，反变量记为,0,，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是这个最小项的下标,i,。,3,个变量,A,、,B,、,C,的,8,个最小项可以分别表示为：,第,6,章,（,3,）最小项的性质,性质,1,：,任意一个最小项，只有一组变量取值使其值为,1,而在变量取其他各组值时这个最小项的值都是,0,。,第,6,章,（,3,）最小项的性质,性质,2,：,不同的最小项，使它的值为,1,的那一组变量取值也不同。,第,6,章,（,3,）最小项的性质,性质,3,：,任意两个不同的最小项的乘积必为,0,。,第,6,章,ABC,ABC,（,3,）最小项的性质,性质,4,：,全部最小项的和必为,1,。,第,6,章,变量,ABC,取值为,001,情况下，各最小项之和为,1,。,【,因为其中只有一个最小项为,1,，其余全为,0,。,】,任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为,标准与或表达式,，也称为,最小项表达式,。,对于不是最小项表达式的与或表达式，可利用公式,A,A,1,和,A(B+C),AB,BC,来配项展开成最小项表达式,。,第,6,章,（,4,）逻辑函数的最小项表达式,例如：,【,表示法,1】,【,表示法,2】,【,表示法,3】,【,表示法,4】,【,表示法,5】,最小项的若干表示方法,第,6,章,第,6,章,例：将下列函数化为最小项之和的形式,添项,第,6,章,如果列出了函数的真值表，则只要将函数值为,1,的那些最小项相加，便是函数的最小项表达式。,已知真值表，写出函数的最小项之和的形式,将真值表中,函数值为,0,的那些最小项相加，便可得到,反函数,的最小项表达式。,第,6,章,则由真值表可得如下逻辑表达式：,注意：,在,n,个变量的逻辑系统中，如果,Y,为,i,个,最小项之和，则必为,余下的（,n,i,）个,最小项之和。,（,5,）最小项的相邻性,任何两个最小项如果他们,只有一个因子不同,，,其余因子都相同,，则称,这两个最小项为相邻最小项,。,显然，,m,0,与,m,1,具有相邻性，而 与 不相邻，因为他们有两个因子不相同。,m,3,与,m,4,也不相邻，而,m,3,与,m,2,相邻。,第,6,章,相邻的两个最小项之和可以合并成一项，并消去一个变量。如：,对于有,n,个变量的逻辑函数，其最小项有,2,n,个。因此该逻辑函数的卡诺图由,2,n,个小方格构成，每个小方格都满足逻辑相邻项的要求。,分别画出了二、三、四个变量的卡诺图。,2.,卡诺图,基本知识,卡诺图是由美国工程师卡诺（,Karnaugh,）,首先提出的一种用来描述逻辑函数的特殊方格图。,在这个方格图中，每一个方格代表逻辑函数的一个最小项，而且几何相邻（在几何位置上，上下或左右相邻）的小方格具有逻辑相邻性，即两相邻小方格所代表的最小项只有一个变量取值不同。,图 三变量卡诺图,图 四变量卡诺图,补充画卡诺图。,例,8,画出逻辑函数,的卡诺图。,解：,卡诺图相邻性的特点保证了,几何相邻两方格所代表的最小项只有一个变量不同,。因此，若相邻的方格都为,1,（简称,1,格）时，则对应的最小项就可以合并。合并的结果是消去这个不同的变量，只保留相同的变量。这是图形化简法的依据。,3.,逻辑函数的卡诺图化简法,利用卡诺图化简逻辑函数的方法称为逻辑函数的卡诺图化简法。,综合上述概念，卡诺图具有下述性质：,性质,1,：卡诺图中两个相邻,1,格的最小项可以合并成一个与项，并消去一个变量。,例：,右图为两个,1,格合并时消去一个变量的例子。图中，,m,1,和,m,5,为两个相邻,1,格，则有：,再如：,性质,2,：卡诺图中四个相邻,1,格的最小项，可以合并成一个与项， 并消去两个变量。,例：,再如：,性质,3,：卡诺图中八个相邻,1,格的最小项可以合并成一个与项，并 消去三个变量。,综上所述，在,n,个变量卡诺图中，若有,2k,个,1,格相邻（,k,为,0,，,1,，,2,，,n,）,它们可以圈在一起加以合并，合并时可消去,k,个不同的变量，简化为一个具有,(n-k),个变量的与项。若,k =n,，,则合并时可消去全部变量，结果为,1,。,用卡诺图化简法求最简与或表达式的步骤是：,（,1,）画出函数的卡诺图；,（,2,）合并最小项；,（,3,）写出最简与或表达式。,2,合并最小项。把图中所有的,1,格都圈起来，相邻且能够合并在一起的,1,格圈在一个大圈中；,例,用卡诺图化简法求逻辑函数,的最简与或表达式,解：,1,画出函数,F,的卡诺图。对于在函数,F,的标准与或表达式中出现的那些最小项，在其卡诺图的对应小方格中填上,1,，其余方格不填；,3,写出最简与或表达式。对卡诺图中所画每一个圈进行合并，保留相同的变量，去掉互反的变量。,1,1,1,1,1,F =（m,1,+m,3,）+（m,2,+m,3,+m,6,+m,7,）,例,10,用卡诺图化简函数,解： 根据最小项的编号规则，得,将这四个最小项填入四变量卡诺图内,化简得,例,11,用卡诺图化简函数,解：,从表达式中可以看出此为四变量的逻辑函数，但是有的乘积项中缺少一个变量，不符合最小项的规定。因此，每个乘积项中都要将缺少的变量补上：,则有,将这七个最小项填入四变量卡诺图内,化简得,提 示,（,1,）列出逻辑函数的最小项表达式，由最小项表达式确定变量的个数（如果最小项中缺少变量，应按例的方法补齐）。,（,2,）画出最小项表达式对应的卡诺图。,（,3,）将卡诺图中的,1,格画圈，一个也不能漏圈，否则最后得到的表达式就会与所给函数不等；,1,格允许被一个以上的圈所包围。,（,4,）圈的个数应尽可能得少。即在保证,1,格一个也不漏圈的前提下，圈的个数越少越好。因为一个圈和一个与项相对应，圈数越少，与或表达式的与项就越少。,（,5,）按照,2k,个方格来组合（即圈内的,1,格数必须为,1,，,2,，,4,，,8,等），圈的面积越大越好。因为圈越大，可消去的变量就越多，与项中的变量就越少。,（,6,）每个圈应至少包含一个新的,1,格，否则这个圈是多余的。,（,7,）,用卡诺图化简所得到的最简与或式不是唯一的。,练习：判断正确与错误,正确,错误 （多画一个圈）,例1,例2,错误（圈的面积不够大）,正确,例3,错误（圈的面积不够大）,正确,例4,错误（有一个圈无新的,1,格）,正,确,4.,具有无关项的逻辑函数的卡诺图化简法,什么是无关项,实际中经常会遇到这样的问题，在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者说这些变量的取值根本不会出现。,例如：一个逻辑电路的输入为,8421-BCD,码，显然信息中有六个变量组合（,1010,1111,）是不使用的，这些变量取值所对应的最小项称为无关项。,如果电路正常工作，这些无关项决不会出现，那么与这些无关项所对应的电路的输出是什么，也就无所谓了，可以假定为,1,，也可以假定为,0,。,无关项的意义在于，它的值可以取,0,或取,1,，具体取什么值，可以根据使函数尽量得到简化而定。,无关项的表示方法,在逻辑函数表达式中用 表示无关项，例如,， 说明最小项,m,2,、,m,4,、,m,5,为无关项；,也用逻辑表达式表示函数中的无关项，例如,说明 所包含的最小项为无关项。,无关项在真值表或卡诺图中用,来表示。,例,用卡诺图化简逻辑函数,解：该逻辑函数的卡诺图如下图所示。,对该图可以有两种化简方案：,化简结果为,化简结果为,阶段性小结,逻辑函数的化简有公式法和卡诺图化简法等。,公式法,是利用逻辑代数的公式和规则（定理）来对逻辑函数化简，这种方法适用于各种复杂的逻辑函数，但需要熟练地运用公式和规则（定理），且具有一定的运用技巧。,卡诺图化简法,简单直观，容易掌握，但变量太多时卡诺图太复杂，一般说来变量个数大于等于,5,时该法已不适用。,在对逻辑函数化简时，,充分利用无关项,可以得到更为简单的结果。,第,6,章,卡诺图化简的步骤,将给定的逻辑函数式,化成最小项之和的形式或化成与或形式,。,第,6,章,画卡诺图,：凡式中包含的最小项，其对应方格填,1,，其余方格填,0,。,合并最小项,：将满足,2n,个最小项相邻的,1,方格圈在一起，形成一个包围圈，对应该圈可以写成一个新的乘积项。,写出最简与或表达式,：将所有包围圈对应的乘积项相加。,画包围圈时应遵循的原则：,圈内方格数必须是,2n,个，,n=0,1,2,相邻方格包括上下底相邻、左右边相邻和四角相邻。,同一方格可以被重用，但重用时新圈中一定要有新成员加入，否则新圈就是多余的。,每个圈内的方格数尽可能多，圈的总个数尽可能少。,注意,:,包围圈的圈法可能不惟一，因此化简结果也可能不惟一。,第,6,章,6.5,集成门电路,门电路,是用以实现逻辑关系的电子电路。,门电路,分立元件门电路,集成门电路,双极型集成门（,DTL,、,TTL,）,MOS,集成门,NMOS,PMOS,CMOS,正逻辑：用高电平表示逻辑,1,，用低电平表示逻辑,0,负逻辑：用低电平表示逻辑,1,，用高电平表示逻辑,0,在数字系统的逻辑设计中，若采用,NPN,晶体管和,NMOS,管，电源电压是正值，一般采用正逻辑。若采用的是,PNP,管和,PMOS,管，电源电压为负值，则采用负逻辑比较方便。,今后除非特别说明，一律采用正逻辑。,一、正逻辑与负逻辑,V,I,控制开关,S,的断、通情况。,S,断开，,V,O,为高电平；,S,接通，,V,O,为低电平。,概述,二、逻辑电平,1,0,5V,0V,0.8V,2V,高电平下限,低电平上限,实际开关为晶体二极管、三极管以及场效应管等电子器件,逻辑电平,高电平,U,H,：,输入高电平,U,IH,输出高电平,U,OH,低电平,U,L,：,输入低电平,U,IL,输出低电平,U,OL,逻辑“,0”,和逻辑“,1”,对应的电压范围宽，因此在数字电路中，对,电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。,概述,利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。,当,u,I,=U,IL,时，,D,导通，,u,O,=0.7=U,OL, 开关闭合,二极管开关特性,假定：,U,IH,=V,CC,，,U,IL,=0,当,u,I,=U,IH,时，,D,截止，,u,o,=V,CC,=U,OH, 开关断开,双极型三极管输出特性,放大区：发射结正偏，集电结反偏；,u,be,u,T,，,u,bc,0,；起放大作用。,截止区：发射结、集电极均反偏，,u,bc,0V,，,u,be,0V,；,一般地，,u,be,V,T,，,u,bc,V,T,；深度饱和状态下，,饱和压降,U,CEs,约为,0.2V,。,双极型三极管开关特性,利用三极管的饱和与截止两种状态，合理选择电路参数，可产生类似于开关的闭合和断开的效果，用于输出高、低电平，即开关工作状态。,当,u,I,=U,IL,时，三极管截止，,u,O,=,V,cc,=U,OH, 开关断开,假定：,U,IH,=V,CC,，,U,IL,=0,当,u,I,=U,IH,时，三极管深度饱和，,u,o,=,U,SEs,=U,OL, 开关闭合,分立元件门电路,一、二极管与门,Y=AB,分立元件门电路,二、二极管或门,Y=A+B,分立元件门电路,三、三极管非门,输入为低，输出为高；,输入为高，输出为低。,利用二极管的压降为,0.7V,，保证输入电压在,1V,以下时，开关电路可靠地截止。,A,R,1,4k,W,T,1,T,2,T,4,T,5,R,4,R,3,1K,W,130,W,+,V,cc,R,2,1.6K,W,Y,D,1,D,2,输入级,中间级,输出级,TTL,集成门电路,TTL,非门典型电路,一、,74,系列门电路,推拉式输出级作用：,降低功耗，提高带负载能力,TTL,集成门电路,TTL,与非门典型电路,区别：,T,1,改为,多发射极三极管,。,TTL,集成门电路,TTL,或非门典型电路,区别：有各自的输入级和倒相级，并联使用共同的输出级。,TTL,集成门电路,二、,74S,系列门电路,74S,系列又称肖特基系列。采用了抗饱和三极管，或称肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极管,SBD,组合而成。,SBD,的正向压降约为,0.3V,，使晶体管不会进入深度饱和，其,U,be,限制在,0.3V,左右，从而缩短存储时间，提高了开关速度。,抗饱和三极管,TTL,集成门电路,三、,TTL,系列门电路,74,：标准系列；,74H,：,高速系列；,74S,：,肖特基系列；,74LS,：,低功耗肖特基系列；,74LS,系列成为功耗延迟积较小的系列。,74LS,系列产品具有最佳的综合性能，是,TTL,集成电路的主流，是应用最广的系列。,性能比较好的门电路应该是工作,速度既快，功耗又小,的门电路。因此，通常用功耗和传输延迟时间的乘积,(,简称功耗,延迟积,),来评价门电路性能的优劣。功耗,延迟积越小，门电路的综合性能就越好。,74AS,：先进肖特基系列；,74ALS,：先进低功耗肖特基系列。,TTL,集成门电路,74LS,系列常用芯片,与门,Y=AB=AB,或门,Y=A+B=A+B,异或门,TTL,集成门电路,TTL,集成门电路,四、集电极开路的门电路（,OC,门）,Y,&,A,B,&,C,D,&,Y,&,A,B,&,C,D,“线与”,推拉式输出级并联,1.,“,线与,”,的概念,TTL,集成门电路,普通的,TTL,门电路不能将输出端直接并联，进行线与。,解决这个问题的方法就是把输出极改为,集电极开路,的三极管结构。,OC,门电路在工作时需外接上拉电阻和电源,。只要电阻的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至于过大。,2.OC,门的电路结构和逻辑符号,TTL,集成门电路,3.OC,门的,“,线与,”,功能,4.OC,门的应用,实现线与。,可以简化电路，节省器件。,实现电平转换。,如图所示,，,可使输出高电平变为,10V,。,用做驱动器。,如图是用来驱动发光二极管的电路。,五、三态输出门电路（,TS,门）,1.,三态门的电路结构和逻辑符号,功能表,EN=0,EN=1,Y,高阻态,输出有三种状态：,高电平、低电平、高阻态。,控制端或使能端,高电平有效,低电平有效,两种控制模式：,2.,三态门的应用,数据总线结构,只要控制各个门的,EN,端轮流为,1,，且任何时刻仅有一个为,1,，就可以实现各个门,分时,地向总线传输。,实现数据双向传输,EN=1,，,G1,工作，,G2,高阻，,A,经,G1,反相送至总线；,EN=0,，,G1,高阻，,G2,工作，总线数据经,G2,反相从,Y,端送出。,