微机接口coursewarecpu2

,*,第2章 微型计算机基础,2-1 微处理器概述,1,主要内容：,微处理器的一般构成及工作原理；,8088微处理器的特点、引线及结构；,总线的一般概念；,*,80386微处理器的特点及结构；,*,Pentium 4微处理器中的新技术,。,2,2.1,微型机概述,3,了解：,微处理器的功能；,微处理器的基本组成。,4,微处理器的功能,是计算机系统的核心,根据指令实现各种相应的运算,实现数据的暂存,实现与存储器和接口的信息通信,.,5,微处理器的一般构成,运算器,控制器,内部寄存器组,每种CPU有各自特有的,指令集（Instruction Set）,6,算术逻辑单元ALU(Arithmetic logic Unit,),又称运算器以,加法器,为基础，辅以其它逻辑电路完成加、减、乘、除和各种逻辑运算；高级的ALU还可以完成浮点运算。,7, 控制器,、指令寄存器IR(Instruction Register),指令寄存器IR用来存放从存储器取出的将要执行的指令(实为其操作码)。,、指令译码器ID(Instruction Decoder),指令译码器ID用来对指令寄存器IR中的指令进行译码，以确定该指令应执行什么操作。,、可编程逻辑阵列PLA(Programmable Logic Array)(也称为定时与控制电路),可编程逻辑阵列用来产生取指令和执行指令所需的各种微操作控制信号。由于每条指令所执行的具体操作不同，所以，每条指令将对应控制信号的某一种组合,以确定相应的操作序列。,8,指令寄存器IR,指令译码器ID,可编程逻辑阵列PLA,指令代码,操作控制信号,控制总线CB,RAM,ROM,I/O接口,控制器工作流程,9,寄存器组（,Register Set,）,CPU,内部的存贮单元称为寄存器。各有自己特定的名称。,通用寄存器,：由程序员规定其用途,专用寄存器,：其用途是固定专用的。 如：堆栈指针、标志寄存器等。,寄存器,CPU访问寄存器比访问存贮器要方便省时。,10,2-2 8088/8086 CPU,本课程以Intel公司的80X86的基础产品8088/8086为背景机。由于8088与8086的差别甚小，本节以,8088,为主进行介绍，若无特别说明，所介绍内容对8086亦适用。,11,2-2-1 8088/8086 CPU 概述,8088,与,8086,同属第三代,CPU,8086,CPU,内,外,D,B,均为,16,位，是,真正的,16,位机,8088 CPU,内部,D,B,为,16,位，外部,D,B,为,8,位，故为,准,16,位机,它们广经用于各种智能控制系统。在最小配置下，只需,4,片外围芯片，便可构成一小型应用系统。,8088/8086,具有最小和最大两种工作方式。,最小的8088系统,12,8088/8086的指令流水线,8088/8086出现前,，CPU 是用,串行方式,完成上述各步。,取指,取数,执行,存数,13,8088/8086 CPU内部有两个能立的部件：,总线接口单元,BIU,（,Bus Interface Unit,）：,负责从内存取指送入指令流队列 从内存取操作数送至,EU,部份去执行,执行单元,EU,（,Execution Unit,）：,负责指令的执行,14,因取指和执行部份在,空间上,是分开的，故在,时间上,可采用,重叠操作技术,：,8088/8086首开在CPU内采用指令流水线结构，从而使它成为CPU发展史上的一个里程碑。但从指令队列的个数看，远不能与新型CPU（如 Pentium）相比。,15,2-2-2 8088外部引脚及其功能,8088/8086均为,40引脚,，,双列直插式,封装；,单电源+5V,。,8088/8086,有些引脚具有,双重定义,及其功能，采用,分时复用,方式工作，以减少引脚根数。8088与8086的引脚基本相同。,8088外部引脚,8086外部引脚,8088/8086两种工作模式,最小模式：,MN/MX=1,（接,+5V,）,最大模式：,MN/MX=0,（,接地）,16,1最小模式下的,8088,引脚,8088外部引脚,A,16,A,19,/S,3,S,6,地址,/,状态复用脚,三态输出：,1,、,0,或高阻（悬浮）,8088执行指令过程中，其一时刻这4个引脚输出的是,AB的高4位,，用于CPU对内存单元寻址；,而在另外时刻输出的是状态信号S,3,S,6,：S,6,=0； S,5,=IF；S,4,与S,3,的组合表示CPU当前使用的段寄存器。,段寄存器状态表,S,4,S,3,当前正在使用的段寄存器,0,0,ES,0,1,SS,1,0,CS或未使用任何段寄存器,1,1,DS,17,A,8,A,15,地址总线三态输出,用于,CPU,对内存单元或端口寻址,AD,0,AD,7,地址,/,数据复用脚,输出,/,双向 三态,当引脚,ALE=1,时，它们输出的是地址信号,A,0,A,7,，,用于内存或端口寻址。,当引脚,DEN=0,时，它们传递的是数据信号,D,0,D,7,18,对8088此脚为IO/M： 1态表示对I/O端口进行,读/写,操作,0态表示对存贮器进行,读/写,操作,对8086此脚为IO/M： 1态表示对存贮器进行,读/写,操作,0态表示对I/O端口进行,读/写,操作,IO/M,输入输出,/,存贮器控制信号,输出 三态,用来区别当前的读,/,写操作是对,I/O,端口还是对存贮器进行的。,19,WR,写信号 输出 三态,低态有效,当,CPU,对存贮器或,I/O,端口进行,写操作,时，此引脚输出,0,态。,RD,读信号 输出 三态 低态有效,当,CPU,对存贮器或,I/O,端口进行,读操作,时，此引脚输出,0,态。,用于表示数据供送方向：,此信号用于,控制总线收发器,8286/8287的,传送方向,。,DT/R=1 表示：CPU 存贮器或I/O端口，写操作,DT/R=0 表示：CPU 存贮器或I/O端口，读操作,数据,数据,DT/R,（,Date Transmit/Receive,）,数据发送,/,接收控制信号 输出 三态,（总线驱动器）,20,DEN,（,Date Enable,）,数据允许信号,输出 三态,此信号有效时，表示,AD,0,AD,7,正用作,数据总线,D,0,D,7,。,故用此信号将,AD,0,AD,7,引脚提供的数据,D,0,D,7,锁存在数据锁存器中。,ALE,（,Address Latch Enable,）,地址锁存充许信号,输出 三态,它为高电平时，表示,AD,0,AD,7,正用作,地址总线,A,0,A,7,常用它将,A,0,A,19,锁存到,地址锁存器,中。,21,READY,准备好信号,输入 高电平有效,它是由被访问的,内存,或,I/O,设备,发出的,响应信号,。,当为1时，表示存贮器或I/O设备已准备就绪，CPU可对其进行读/写或I/O操作。,当为0时，表示存贮器或I/O尚未准备好，CPU不可对其进行读/写或I/O操作。,CPU 在读/写周期中的,T3时钟周期,对该脚,采样,，若发现该脚为0态，CPU就自动插入,等待周期Tw,（1个或多个），直到Ready=1,再对存贮器或I/O设备进行读/写或I/O操作。,22,INTR,（,Interrupt,）,可屏蔽中断请求信号,输入 高电平有效,CPU,在,每条指令,的,最后一个机器周期,中的,最后一个时钟周期,时，对该引脚,采样,，查看是否有外部中断请求。,此引脚的中断请求可用指令对其进行,屏蔽（又称关中断）,INTA,（,Interrupt Acknowledgement,）,中断响应信号 输出,它是,CPU,对中断请求信号,INTR,的,响应,信号。,可用作,外部中断源,的,中断类型码,的,读选通信号,。,23,NMI,（,NonMaskable Interrupt,）,不可屏蔽的中断请求信号,输入 上升沿触发,施于此引脚上的外部中断请求是不可用软件（指令）对其进行屏蔽的，即,CPU,在执行完当前指令后，便进行中断响应过程。,24,RESET,系统复位信号,输入 高电平有效,用于使,CPU,完成,复位过程,，为此，,该信号至少要在,4,个时钟周期内保持高态,。复位后，,CPU,内寄存器状态如下表所示,复位后的内部寄存器状态,内部寄存器,内存,内部寄存器,内存,CS,FFFFH,IP,0000H,DS,0000H,FLAGS,0000H,SS,0000H,其余寄存器,0000H,ES,0000H,指令队列,空,TEST,测试信号 输入,CPU,执行,WAIT,指令,时，每隔,5,个时钟周期,，对该脚进行一次采样，若为高电平，则继续等待，直至测到该脚为,低电平,时，才执行,WAIT,后的指令。,25,HOLD,总线保持请求信号 输入,当外设欲占用,CPU,的,AB,、,DB,和,CB,时，便通过此引脚,向,CPU,提出总线请求,。,用于,DMA,（,Direct Memory Access,）,。,HLDA,（,Hold Acknowledgement,）,总线保持响应信号 输出,它是,CPU,对来自外设的,HOLD,信号的响应信号：,CPU,收到,HOLD,后使其脱离三总线,AB,、,DB,和,CB,（,呈高阻或称悬浮状态,），同时还输出一个,HLDA,信号，表示,CPU,已,放弃,对总线的控制。,26,SS,0,系统状态信号 输出,CLK,时钟信号 输入,5M,HZ,(8086),，,8M,HZ,(8086-1),，,10MHZ(8086-2),Vcc +5V,电源 输入,GND,地线,Vcc,的电位参考点 两个引脚,27,2 最大模式下的8088引脚,最大模式,为多处理机模式，控制信号较多，须通过总线控制器8288与总线相连。,28,2-2-3 8088/8086的功能结构,1、8088/8086的功能结构,8088/8086 结构极为相似，均由两大部份组成,8088处理器内部结构框图,29,总线接口单元BIU：,负责CPU与存贮器或I/O接口间的信息传送（读/写）,包括:4个段寄存器CS、DS、SS、ES,指令指针IP,地址加法器：由两个16位的逻辑地址构成20位物理地址,指令队列：其长度 8088,4,字节,8086,6,字节,当EU从指令队列中取走指令时，BIU便自动从内存中取出下一条指令放入队列中；,当运算结束时，BIU再将结果送入内存单元或外设。,30,执行单元EU：负责指令的执行,包括：ALU,通用寄存器 AX、BX、CX、DX、 SP、BP、DI 和 SI,标志寄存器FR,EU控制电路,EU工作时，从指令队列中,取指取数执行存数,依据指令执行的结果，,对FR的相应位产生不同的影响,。,BIU与EU两部份,在时间上是并行（重叠）工作的,，从而提高了CPU的工作效率，加快了整机运行速度；另外，也降低了对存贮器存取速度的要求。,31,2、8088/8086 CPU 的内部寄存器,欲应用微处理进行工业过程控制或数据采集，首先必须了解该CPU 内部都,有哪些寄存器,？,如何使用它们,？,对它们的使用有哪些限制,？,32,8088/8086内部有,14个16位寄存器,。,按功能分,通用寄存器,专用寄存器,数据寄存器,指针寄存器,变址寄存器,段寄存器,控制寄存器,33,（1）通用寄存器,数据寄存器AX、BX、CX和DX,一般用来存放参与运算的数据或运算结果。,每个16位的数据寄存器均可分别作为2个独立的8位寄存器使用：,DX,数据寄存器,Data,CX,计数寄存器,Count,BX,基址寄存器,Base,AX,16,累加器Accumulator,DL,DH,CL,CH,BL,BH,AL,AH,8,8,34,上述4个数据寄存器除作为,通用寄存器,使用外，还有各自的,习惯用法,：,AX：存放算术或逻辑运算的操作数,凡IN或OUT指令均必须用累加器与外部接口传送信息。,BX：常用于存放访问内存时的基地址,CX：在循环或串操作时用它作,计数器,DX：寄存器间接寻址的I/O指令中，用来存放I/O 端口地址,35,指针寄存器SP及BP,堆栈指针寄存器,SP,（,Stack Pointer,）,堆栈操作的概念,SP总是自动指向栈顶的,，SP中存放的是,栈顶,距堆栈段,起始地址,的,偏移量,。,基址指针寄存器,BP,（,Base Pointer,）,用于访问,栈底,与,栈顶,之间的存贮单元。,指针寄存器寻址,变址寄存器SI、DI,源变址寄存器SI（Source Index）和目的变址寄存器DI（Destination Index）常在,变址寻址方式,中用作索引指针。,36,（2）段寄存器CS、DS、SS和ES,代码段寄存器CS（Code Segment）,数据段寄存器DS（Date Segment） 堆栈段寄存器SS（Stack Segment）,附加段寄存器ES（Extra Segment）,用于存放段基址,37,（3）控制寄存器IP和FR,指令指针寄存器IP（Instruction Pointer）,用于存放待取的,下一条指令,的,第一个操作码,的,偏移量,。取指时总是以CS为段基址，IP为偏移量。,用户程序不得直接访问IP。,38,标志寄存器FR（Flag Register）,FR不是通常（或经典）意义下的寄存器，而是,一些彼此不相关（离散）的位的集合,。,16位的FR中，只用到9位：,6位状态位,；,3位控制位状态位,；反映,上一条算术或逻辑运算指令执行的结果,。,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,39,不同指令对状态位的影响也不同。,进位标志位CF：,加/减运算,后，符号位（,字节操作D7；字操作D15,）出现,进位/借位,时，CF=1；否则CF=0，循环指令也会影响CF。,对有符号数运算结果，此位无意义。,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,40,奇偶标志位PF：,加减及逻辑运算,的结果低8位中“1”的个数为,偶数PF=1,；否则,PF=0,。近代编程中此位已无应用，当今通讯中的奇偶校验，由通讯设备而非CPU完成。,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,41,加/减操作,时，,字节操作D3对D4字操作D7对D8,有进位/借位时，AF=1；否则，AF=0（一般在BCD码加/减运算中，作为是否对AL中的值进行十进制调整的判断依据）,辅助进位标志位AF：,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,42,零标志位ZF：,算术或逻辑运算结果若为零，则ZF=1,；否则，ZF=0,符号标志位SF：,带符号数（字节或字）算术,或,逻辑运算,结果的,符号位=1时，SF=1,；,符号位=0时，SF=0,；,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,43,OF=Cn-1Cn-2当,有符号数加减运算,结果超出有符号数的表示范围（即溢出）时，OF=1；否则OF=0。,对无符数运算结果，此位无意义,。,溢出标志位OF：,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,44,控制位：,用于设置控制条件,，以便对相关的操作产生期望的控制作用，即,体现程序员的意愿,。,由指令对其进行设置,。,跟踪标志位TF；若置TF=1，则每执行完一条指令，便自动产生一内部中断，以便对程序进行,逐条检查,，这称为“,单步工作方式,”。用于程序调试。,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,45,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,中断充许标志位IF：若置IF=1，则CPU 充许可屏蔽中断请求INTR，又称,开中断,；若置IF=0，则CPU不响应INTR，称,关中断,。,IF位对NMI以及内部中断不起屏蔽作用。,46,标志寄存器的FR,CF,PF,AF,ZF,SF,TF,IF,DF,OF,0,1,2,3,4,11,15,控制位,1-溢出,Overflow,1-减量,Direction,1-允许,Interrupt,1-零,Zero,1-负,Sign,1-单步,Trap,1-有,Carry/Borrow,1-偶,Parity,1-有,Auxiliary Carry/Borrow,方向标志位DF：若置DF=1，则字符串操作按减地址方式进行，即每处理一个元素（可能是字节或字）之后，地址指针便自动减1（字节操作时）或减2（字操作时）；若置DF=0则按,加地址方式,进行字符串操作。,DF示意图,47,8088/8086 CPU 中20位物理地址是怎样生成的？,8088/8086 CPU 的AB数是20，但它的,寄存器都是16位,的，如何生成20位的物理地址？,为此，将20位的,2,20,=1MB的地址空间分为16个 64KB段,，然后用,段基址,加上,段内偏移量,构成20位的,物理地址,。,2.2.4 8088/8086的存储器组织,1物理地址与逻辑地址,48,段基址,：16位的段基址分别由,CS/DS/SS/ES,段寄存器提供。对其低4位添加4个二进制的0，便构成20位的相应段的起始地址,0H,。,段基址实际上就是段起始地址的高16位,。各段的起始地址只能从A,0,A,3,为0000B的地址开始。,8,9,A,B,0 H,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,0 0 0 0 B,A,19,A,18,A,17,A,16,A,15,A,14,A,13,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,49,SP,1000H,SS,89AB,0H,1000H,BP,3000H,堆栈段起始地址,栈底,栈顶 8AAB0H,栈中某单元 8CAB0H,堆栈RAM区,DS,B000,0H,50,段内偏移量,：简称,偏移量,，又称,有效地址EA（Effective Address）,。它由各种,寻址方式,计算而得。它是,操作码,或,操作数,所在的存贮单元,距相应段的起始地址的距离,（以字节数为单位）。是一个16位的,无符号数,。因此，实际的物理地址,不可能小于,相应的,段起始地址,。,偏移量存放在某,寄存器,或,存贮器,中,51,分段寻址的优点：充许程序在存贮器内,重新定位（浮动）,。因为段内偏移是相对段起始地址而言的，因此只要在程序中不使用,绝对地址,访问存贮器，就可把整个程序作为一个,整体,移到新的一段。,在DOS中，程序装入内存时是由操作系统来指定段寄存器内容的，以实现程序的量定位。,52,20位物理地址=段基址16+段内偏移量,两个,16位,的,逻辑地址,（段基址及偏移量）构成一个,20位,的,物理地址,。,通常记为：,段基址 : 偏移量,程序中所涉及的是两个16位的逻辑地址（段基址及其偏移量）；而信息（代码或数据）实际存放在某个20位的物理地址所指的存贮器中。,逻辑地址的来源,53,由段基址和,偏移量（又称有效地址EA）,这两个16位的逻辑地址构成一个20位的物理地址。,数据段中的指令,DS : SI 3000h : 2000h,32000H,堆栈段中的指令,SS : SP 4D20h : 3ABFh,50CBFH,附加段中的指令,ES : AX3A0Ch : A600h,446C0H,代码段中的指令,CS : IP2500h : 95F3h,2500,0,H,0,95F3H2E5F3H,+,54,8位,00000H,04000H,13FFFH,28000H,37FFFH,80000H,8FFFFH,8A000H,FFFFFH,64KB,64KB,64KB,64KB,当前代码段,当前数据段,当前堆栈段,当前附加段,CS,0400H,DS,2800H,SS,8000H,ES,8A00H,段内偏移量(有效地址),内存储器,55,2段寄存器的使用,计算机中的信息按其特征可分为,程序代码,、,数据,和,堆栈,，因而存贮器也可相应地划分为：程序段、数据段以及用来传递参数、保护数据和状态信息的堆栈段。,有时同一种类型的段还合有多个,。通过修改段寄存器内容，便可将这些段设置在存贮器内的任何位置。,56,8088/8086对段寄存器的分工和相应偏移景的来源的约定表,当指令中没有显式的“指定”使用某个段寄存器时，便自动使用“默认”段寄存器。实际进行程序设计时，一般都用默认段寄存器。,如：MOV AL，,ES,：BX+DI,指定的,在,用户程序,中通过传递指令MOV,为DS、SS和ES赋值,，但用户程序,不为CS赋值,，,CS之值由操作系统赋值,。,表中前4种内存操作的偏移量的来源都是唯一的；后2种内存操作的偏移量是按各种寻址方式计算而得的。,57,2-2-5 8088/8086工作时序,从,空间,上讲，一条指令据其复杂程序，在内存中通常要占用1若干个字节；从,时间,上讲，一条指令执行所需的时间（称指令周期）包括1若干个总线周期，而每个总线周期又是由若干个时钟周期组成的。,58,指令周期 总线周期 时钟周期,指令周期,：执行一条指令所需的时间,总线周期,：CPU 对,内存,或,I/O端口,存取（读或写）,一个字节,所需的时间,时钟周期,：CPU时钟频率的倒数。8088/8086的f,CLK,=5MHZ(4.77MHZ),故 T,CLK,=,=0.2s,1f,CLK,59,8088/8086的,读总线周期,和,写总线周期,分别由,4个,时钟周期组成,8088读总线周期,8088写总线周期,CPU的,外部电路,利用ALE把A,0,A,19,地址信号锁存到,地址锁存器,中，因而在其输出端得到完整的20位地址。,读总线周期中AD,7,AD,0,引脚在,T1、T2期间为地址信号；,T3、T4期间为数据信号；,60,等待周期T,W,的概念,CPU在,T3,之后，要,检查其输入脚READY,。若READY=0则不执行T,4,，而是自动插入一个T,W,，以等待存贮器或I/O接口。在T,W,之后，再检查READY脚，若仍为0态，再插入一个T,W,，,直到READY=1,，再执行T,4,以便对IO或M进行,读/写,操作。,IO/M是单根信号线，用以区别是,对I/O还是对M进行操作,。,CPU的读或写是在最后一个时钟周期T,4,的开始阶段RD或WR 信号的后沿（上升沿）完成的，这时AB和DB上的数据早已达到稳定状态了。,61,2-5 系统总线,2-5-1 概述,总线,：是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道。,CPU 通过总线取指，并实现与内存、I/O接口的数据传递因此，当CPU 内存和外设确定的情况下，总线的,性能,和,速度,对整机的性能和速度将有十分重要的影响。,62,总线分类,前端总线,系统总线,外设总线,按层次结构分,数据总线,地址总线,控制总线,按传输信息分,63,总线的系统结构,单总线结构,CPU,M,M,I/O,I/O,I/O,64,多总线结构,面向CPU的双总线结构,面向主存的双总线结构,双总线结构,多总线结构,65,面向,CPU,的双总线结构,存储器与I/O接口间无直接通道,CPU,M,I/O,I/O,I/O,66,面向存储器的双总线结构,在单总线结构基础上增加一条CPU到存储器的高速总线,CPU,M,I/O,I/O,I/O,67,2-5-2 总线的基本功能,数据传送,仲裁控制,出错处理,总线驱动,68,2-5-3 系统总线标准,所谓,系统总线标准,就是指系统板（又称主板或母板）上连接各种,扩展槽引脚,之间的总线标准。,计算机的系统结构实质上就是总线结构。它对计算机的功能和速度有决定性的意义。,69,2.3.3 常用的PC总线类型：,1、ISA （Industry Standard Architecture，工业标准体系结构）总线,ISA是IBM PC/AT（80286）机上首先使用，故又称为AT总线，后被国际标准化组织确定为国际标准ISA。,2、PCI（Peripheral Component Interconnect周边元件扩展接口）总线,支持32位数据传输，可扩展到64位。可接声卡或网卡等（ PCI插槽一般为白色） 。,70,71,3、AGP（Accelerated Graphics Port图形加速接口标准 ）总线,一种可自由扩展的图形总线结构，能增大图形控制器的可用带宽，曾经有效地解决了3D图形处理的瓶颈问题。,72,AGP 8X的传输速率可达到2.1GB/s。随着显卡速度的提高，AGP插槽已经不能满足显卡传输数据的速度，目前AGP显卡已经逐渐淘汰，取代它的是PCI Express插槽。,73,PCI-Express,PCI-Express是最新的总线和接口标准，是由英特尔提出的。这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。它的主要优势就是数据传输速率高，目前最高可达到10GB/s以上，而且还有相当大的发展潜力。PCI Express也有多种规格，从PCI Express 1X到PCI Express 16X，能满足现在和将来一定时间内出现的低速设备和高速设备的需求。当然要实现全面取代PCI和AGP也需要一个相当长的过程，就象当初PCI取代ISA一样，都会有个过渡的过程。,74,75,2-5-4 8088系统总线,1最小模式下的系统总线,MN/MX=1时，80882工作在最小模式下,8088的最小总线模式,76,8282,不仅起,地址锁存器,的作用，同时因它有较强的驱动能力，因此也起到了,地址总线驱动器,的作用。,系统总线中的20根地址总线（低8根AD,0,AD,7,、中8根A,8,A,15,和高4根A,16,A,19,）分别用3片8282（或74LS373）,锁存器,锁存。用CPU输出的ALE的高态，作为8282的选通信号；8282的,OE,（Output Enable）恒定为0态。,AD,0,AD,7,引脚（在T,3,、T,4,时钟周期内提供的8位数据）同时还接至双向总线驱动器8286（或74LS245）,8088的DT/R 接至8286的传送方向控制脚T,DEN 接至8286的OE脚,77,2最大模式下的系统总线,最大模式（MN/MX=0）下8088CPU引脚如图2-15（P42）括号中所示。, S,0,、S,1,、S,2,总线周期状态信号 输出 三态,分别连至总线控制器8288的对应输入端S,0,、S,1,、S,2,。,8288对其译码后便产生系统总线所需的各种控制信号（见图2-39）：,MEMR,、,MEMW,、,IOR,、,IOW,和,INTA,等。,78,在没有总线请求的应用场合下，这两个引脚可以悬空（引脚内部有上拉电阻）。,RQ/GT,0,、RQ/GT,1,总线请求/总线响应信号，双向，既是输入的总线请求信号，也是输出的总线响应信号。,这两个引脚允许,两个协处理器,同时向主处理器8288请求使用总线，其中,RQ/GT,0,比,RQ/GT,1,的优先权高。是为多处理的应用而设计的。,79,用以封锁其它设备获得总线控制权。,当置MN/MX=0，再增添一个总线控制器8288、CPU便能支持系统总线上的多个处理器，称最大模式。,LOCK总线锁定信号 输入 三态,LOCK 信号是由指令前缀LOCK产生的，即如果一条指令加以LOCK前缀，则当执行该指令时，LOCK引脚输出O态，CPU将封锁其它设备获得对总线的控制权。,8088的最大总线模式,80,在最大模式下，由总线控制器提供全部总线控制和命令信号。图2-5中括号内的复脚信号用于最大模式。,8288利用CPU输出的S,0,、S,1,、S,2,状态信号,来产生总线周期所需的全部控制和命令信号：主要是,I/O端口,读 IOR写 IOW,存储器,读 MEMR 写 MEMW,地址总线：像最小方式一样，用3片8282锁存器以ALE作选能信号生成20根AB（图中简画成一片8282）,数据线：同最小模式但DEN与OE间应加反相器。,81,最小模式下的连接示意图,8088,CPU,控制总线,数据总线,地址总线,地址,锁存,数据,收发,ALE,时钟发,生 器,82,最大模式下的连接示意图,8088,CPU,数据总线,地址总线,地址,锁存,数据,收发,ALE,时钟发,生 器,总 线,控制器,控制总线,83,说明：按图2-38或2-39构成最小或最大模式后，内存和各种I/O设备就可直接与,系统总线,相连了以构成所需之微机系统。,本书后面常用8088,最大模式,的总线,信号,；要牢记A,0,A,19,、D,0,D,7,以及控制信号 MEMR、MEMW和IOR、IOW并非直接来自8088 CPU 引脚 。,重要概念：Fig 2-38 和Fig 2-39两图是CPU的三总线已加上了总线驱动器之后的系统总线。以后的存贮器芯片以及各种接口芯片均接在系统总线上！,84,第二章 结束,85,系统主板,系统主板是一块连接组装其它器（部）件的母板。微型计算机通过主板将CPU等各种器件和外部设备有机地结合起来，形成一套完整系统。,86,87,芯片组是主板的核心，它决定主板的结构。芯片组通常分为,北桥芯片,和,南桥芯片,。,北桥芯片,（North Bridge）是主板芯片组中起主导作用的最重要的组成部分，也称为,主桥,（Host Bridge）。一般来说，芯片组的名称就是以北桥芯片的名称来命名的，例如英特尔 845E芯片组的北桥芯片是82845E，875P芯片组的北桥芯片是82875P等等。北桥芯片负责与CPU的联系并控制内存、AGP数据在北桥内部传输，提供对CPU的类型和主频、系统的前端总线频率、内存的类型（SDRAM，DDR SDRAM以及RDRAM等等）和最大容量、AGP插槽、ECC纠错等支持，整合型芯片组的北桥芯片还集成了显示核心。,88,89,90,南桥芯片,负责I/O总线之间的通信，如PCI总线、USB、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等，这些技术一般相对来说比较稳定，所以不同芯片组中可能南桥芯片是一样的，不同的只是北桥芯片。,91,92,8088CPU,8284时钟发生器,8155RAMI/O定时器,8755AEPROMI/O,81851K8RAM,地址,数据,控制,端口A,端口B,端口C,端口A,端口B,CLOCKTIMER,93,地址,数据,控制,8086CPU引脚,GND,1,AD14,2,AD13,3,AD12,4,AD11,5,AD10,6,AD9,7,AD8,8,AD7,9,AD6,10,AD5,11,AD4,12,AD3,13,AD2,14,AD1,15,AD0,16,NMI,17,INTR,18,CLK,19,GND,20,AD15,39,ALE ( QS0 ),25,READY,22,RESET,21,A16 / S3,38,A17 / S4,37,A18 / S5,36,A19 / S6,35,Vcc,40,TEST,23,INTA ( QS1 ),24,RD,32,MN / MX,33,HOLD ( RQ /GT0 ),31,HLDA ( RQ /GT1 ),30,WR ( LOCK ),29,M / IO ( S2 ),28,DT / R ( S1 ),27,BHE / S7,34,DEN ( S0 ),26,见8088引脚,8086外部引脚,94,地址,数据,控制,8088CPU引脚,GND,1,A14,2,A13,3,A12,4,A11,5,A10,6,A9,7,A8,8,AD7,9,AD6,10,AD5,11,AD4,12,AD3,13,AD2,14,AD1,15,AD0,16,NMI,17,INTR,18,CLK,19,GND,20,A15,39,ALE ( QS0 ),25,READY,22,RESET,21,A16 / S3,38,A17 / S4,37,A18 / S5,36,A19 / S6,35,SS0,34,Vcc,40,TEST,23,INTA ( QS1 ),24,RD,32,MN / MX,33,HOLD ( RQ /GT0 ),31,HLDA ( RQ /GT1 ),30,WR ( LOCK ),29,IO / M ( S2 ),28,DT / R ( S1 ),27,DEN ( S0 ),26,见8086引脚,8088外部引脚,95,DX,CX,BX,AX,通用寄存器组,SI,DI,BP,SP,DL,DH,CL,CH,BL,BH,AL,AH,内部通信寄存器,IP,ES,SS,DS,CS,4,3,2,1,指令队列,ALU,地址加法器,暂存寄存器,FLAGS,EU控制部件,总线控制逻辑,ALU数据总线16位,地址总线20位,数据总线20位,段寄存器,执行单元EU,总线接口单元BIU,8088总线,96,20位,物理地址,16位,段内偏移地址,0000,0000,段基址,16位,段起始地址,+,97,逻辑地址的来源,操作类型,段基址：偏移量,取指令,CS:IP,堆栈操作,SS:SP,读写数据,DS : EA (默认):(由各种寻址方式获得),字符串操作(源地址),DS(默认):SI,字符串操作(目的地址),ES:DI,98,SP,1000H,SS,2000,0H,1000H,BP,3000H,堆栈段起始地址,栈底,栈顶 21000H,栈中某单元 23000H,堆栈RAM区,99,8,1,2,3,4,4,3,2,1,DF=0加地址方式,DF=1减地址方式,字节操作,低地址,高地址,DF=1(STD)减地址方式,DF=0(CLD)加地址方式,100,101,Address Latch Enable,一个总线周期,T,1,T,2,T,3,T,4,地址输出,状态输出,地址输出,地址输出,数据输入,低电平=存储器，高电平=I/O接口,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,AD,7,AD,0,ALE,T,1,:A,0,A,19,IO/M,DT/R=0,RD,DEN,T3、T4,读T4,可能插入T,W,8088读总线周期,见,8088写总线周期,102,Address Latch Enable,一个总线周期,T,1,T,2,T,3,T,4,地址输出,状态输出,地址输出,地址输出,数据输出,低电平=存储器，高电平=I/O接口,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,AD,7,AD,0,ALE,T,1,:A,0,A,19,IO/M,DT/R=1,WR,DEN,T3、T4,写T4,可能插入T,W,8088写总线周期,见,8088读总线周期,103,8088的最小总线模式,STB OE,锁存器,8282(373),STB OE,锁存器,8282(373),STB OE,锁存器,8282(373),8286(245) T OE,CLKREADYRESET,MN/MXIO/MRDWR,ALE,A,19,/S,6,A,16,/,S,3,A,15,A,8,AD,7,AD,0,DT/RDEN,INTRINTA,HOLDHLDANMITEST,8088,A,19,A,16,A,15,A,8,A,7,A,0,D,7,D,0,IO/MRDWR,+5V,8088系统总线信号,B,A,时钟发生器,RES 8284,+5V,104,地址总线,时钟发生器,RES 8284,+5V,CLKREADYRESET,MN/MXS,0,S,1,S,2,A,19,/S,6,A,16,/,S,3,A,15,A,8,AD,7,AD,0,8088,STB OE,3片锁存器,8282(373),8286(245) T OE,CLKS,0,S,1,S,2,DENDR/RALE,INTAMEMRMEMWIORIOW,12,8,存储器,I/O接口,数据总线,A,0,A,19,D,0,D,7,C.B,8088系统总线信号,控制总线,8288,8088的最大总线模式,105,106,RAM,ROM,I/O接口,外设,CPU,AD,CB,DB,地址总线（Address Bus，AB）：单向,控制总线（Control Bus， CB）：单向,数据总线（Data Bus， DB）：双向,107,转到：存贮器写操作过程,图1：存贮器,读,操作过程,地址译码器,04,FF,00,地址,控制,读,AB,DB,108,地址译码器,08,FF,00,地址,控制,写,AB,DB,转到：存贮器读操作过程,图2：存贮器,写,操作过程,109,