资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,在线教务辅导网：,教材其余课件及动画素材请查阅在线教务辅导网,QQ:,349134187,或者直接输入下面地址：,第8章,有限状态机设计技术,8.1 Verilog状态机的一般形式,8.1.1 状态机的特点与优势,（1）高效的顺序控制模型。,（2）容易利用现成的EDA工具进行优化设计。,（3）系统性能稳定。,（4）设计实现效率高。,（5）高速性能。,（6）高可靠性能。,8.1 Verilog状态机的一般形式,8.1.2 状态机的一般结构,1. 说明部分,8.1 Verilog状态机的一般形式,8.1.2 状态机的一般结构,2. 主控时序过程,3. 主控组合过程,8.1 Verilog状态机的一般形式,8.1.2 状态机的一般结构,4. 辅助过程,接下页,8.1 Verilog状态机的一般形式,接上页,8.1 Verilog状态机的一般形式,8.1.2 状态机的一般结构,4. 辅助过程,8.1 Verilog状态机的一般形式,8.1.3 初始控制与表述,8.2 Moore型状态机及其设计,8.2.1 多过程结构型状态机,8.2 Moore型状态机及其设计,8.2.1 多过程结构型状态机,8.2 Moore型状态机及其设计,8.2.1 多过程结构型状态机,8.2 Moore型状态机及其设计,8.2.1 多过程结构型状态机,接下页,8.2 Moore型状态机及其设计,8.2.1 多过程结构型状态机,接上页,8.2 Moore型状态机及其设计,8.2.1 多过程结构型状态机,8.2 Moore型状态机及其设计,8.2.1 多过程结构型状态机,8.2.2 序列检测器及其状态机设计,8.2 Moore型状态机及其设计,8.2.2 序列检测器及其状态机设计,8.3 Mealy型状态机设计,接下页,8.3 Mealy型状态机设计,接上页,8.3 Mealy型状态机设计,8.3 Mealy型状态机设计,接下页,8.3 Mealy型状态机设计,接上页,8.3 Mealy型状态机设计,8.3 Mealy型状态机设计,8.3 Mealy型状态机设计,8.3 Mealy型状态机设计,8.4 SystemVerilog的枚举类型应用,8.5 状态机图形编辑设计,8.5 状态机图形编辑设计,8.5 状态机图形编辑设计,8.5 状态机图形编辑设计,8.5 状态机图形编辑设计,8.5 状态机图形编辑设计,8.5 状态机图形编辑设计,8.5 状态机图形编辑设计,8.6 不同编码类型状态机,8.6.1 直接输出型编码,8.6 不同编码类型状态机,8.6.1 直接输出型编码,8.6 不同编码类型状态机,8.6.1 直接输出型编码,接下页,8.6 不同编码类型状态机,8.6.1 直接输出型编码,接上页,8.6 不同编码类型状态机,8.6.1 直接输出型编码,8.6 不同编码类型状态机,8.6.2 用宏定义语句定义状态编码,接下页,8.6 不同编码类型状态机,8.6.2 用宏定义语句定义状态编码,接上页,8.6 不同编码类型状态机,8.6.2 用宏定义语句定义状态编码,8.6 不同编码类型状态机,8.6.3 宏定义命令语句,8.6 不同编码类型状态机,8.6.4 顺序编码,8.6 不同编码类型状态机,8.6.5 一位热码编码,8.6.6 状态编码设置,1. 用户自定义方式,8.6 不同编码类型状态机,2. 用属性定义语句设置,8.6 不同编码类型状态机,2. 用属性定义语句设置,8.6 不同编码类型状态机,3. 直接设置方法,8.7 安全状态机设计,8.7 安全状态机设计,8.7.1 状态导引法,8.7 安全状态机设计,8.7.2 状态编码监测法,8.7.3 借助EDA工具自动生成安全状态机,8.8 硬件数字技术排除毛刺,8.8.1 延时方式去毛刺,8.8 硬件数字技术排除毛刺,8.8.1 延时方式去毛刺,8.8 硬件数字技术排除毛刺,8.8.2 逻辑方式去毛刺,8.8 硬件数字技术排除毛刺,8.8.2 逻辑方式去毛刺,8.8 硬件数字技术排除毛刺,8.8.3 定时方式去毛刺,8.8 硬件数字技术排除毛刺,8.8.3 定时方式去毛刺,习 题,实验与设计,8-1 序列检测器设计,8-2 ADC采样控制电路设计,实验与设计,8-3 数据采集模块设计,实验与设计,8-4 五功能智能逻辑笔设计,实验与设计,8-5 比较器加DAC器件实现ADC转换功能电路设计,实验与设计,8-6 通用异步收发器UART设计,实验与设计,8-6 通用异步收发器UART设计,实验与设计,8-7 点阵型与字符型液晶显示器驱动控制电路设计,8-8 串行ADC/DAC控制电路设计,8-9 硬件消抖动电路设计,8-10 数字彩色液晶显示控制电路设计,实验与设计,8-11 状态机控制串/并转换8数码静态显示,实验与设计,8-12 基于CPLD的FPGA PS模式编程配置控制电路设计,
展开阅读全文