资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章,MSC-51,单片机的结构和原理,第一节,MCS-51,单片机的内部组成及信号引脚,第二节,MCS-51,单片机的中央处理器,CPU,第三节,MCS-51,的内部存储器,第四节,I/O,端口、时钟电路与时序,第五节,MCS-51,单片机工作方式,第六节,MCS-51,单片机的存储器,第一节,MCS-51,单片机的内部组成及信号引脚,MCS-51,系列单片微型机计算机包括,8031,、,8051,、,8751,等型号，其代表型号是,8051,。,8051,内部组成方框图如,图,2-1,所示，本书也将主要以,8051,单片机的代表来介绍,MCS-51,系列单片机的工作原理。通常计算机须由三大基本单元，即中央处理器、存储器和输入,/,输出设备组成。,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,一、,MCS-51,单片机的基本组成,8051,单片机的结构组成如,图,2-1,所示，各部分情况介绍如下：,1.,中央处理器,顾名思义，这是单片机的核心部分。也有人将其称为,MCU,，在这些公司提供的器件使用手册上还有,P,的写法，都是同一个意思。,8051,单片机的,CPU,由算术逻辑部件（,ALU,）、累加器（,ACC,）、寄存器,B,、暂存器,TMP1,和,TMP2,、程序状态寄存器（,PSW,）等运算部件，以及指令寄存器（,IR,）、指令译码器（,ID,）、数据指针寄存器（,DPTR,）、程序指针寄存器（,PC,）、堆栈指针（,SP,）等控制部件组成。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,2.,内部数据寄存器（ 内部,RAM,）,MCS-51,的,CPU,能处理,8,位二进制。,8051,芯片中共有,256,个,RAM,单元，但其中后,128,单元被专用寄存器占用，能作为寄存器供用户使用的只是前,128,个单元，用于存放可读写的数据。因此，通常所说的内部数据存储器就是指前,128,单元，简称内部,RAM,。,3.,内部程序存储器（内部,ROM,）,根据有无片内,ROM,，,8051,单片机有三个品种，即无,ROM,版本为,8031,、工厂掩膜只读,ROM,版本为,8051,、,EPROM,版本为,8751.8051,共有,4KB,掩膜,ROM,，用于存放程序、原始数据或表格，简称内部,ROM,。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,4.,定时器,/,计数器,8051,有两个,16,位定时器,/,计数器（,T0,T1,），它们由特殊功能寄存器,TMOD,和,TCON,分别选择它们的工作方式和表示它们的状态。在定时器功能中，每个机器周期定时器加,1,，可以认为它是机器周期计数器，由于,1,个机器周期包含,12,个振荡周期，定时器计数到的脉冲为振荡频率的,1/12,。,5.,并行,I/O,口,MCS-51,共有四个,8,位的,I/O,口,(P0,、,P1,、,P2,、,P3),，以实现数据的并行输入输出。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,6.,串行口,MCS-51,单片机有一个全双工的串行口，以实现单片机和其他设备之间的穿行数据传送。该串行口功能较强，既可作为全双工异步通信收发器使用，也可作为同步移位器使用。,7.,中断控制系统,MCS-51,单片机的中断功能较强，以满足控制应用的需要。,8051,共有,5,各中断源，即外部中断,2,个，定时,/,计数中断,2,个，串行中断,1,个。全部中断分为高级和低级两个优先级别。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,8.,时钟电路,MCS-51,芯片的内部有时钟电路，但石英晶体和微调电容需外接。时钟电路为单片机产生时钟脉冲序列。系统允许的最高晶振频率为,12MH,Z,。从上述内容可以看出，,MCS-51,虽然是一个单片机芯片，但作为计算机应该具有的基本部件它都包括，因此实际上它是一个简单的微型计算机系统。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,二、,MCS-51,的信号引脚,MCS-51,微处理器采用,40,引脚的双列直插封装（,DIP,）方式，如,图,2-2,所示，仔,0,条引脚中，有,2,条专用于主电源的引脚，,2,条外接晶振引脚，,4,条控制引脚和,3,条,I/O,引脚。下面分别叙述各引脚的功能。,主电源引脚,V,SS,和,V,CC,：,V,SS,（,20,）接地，,V,CC,（,40,）正常操作时接,+5V,电源。,外接晶振引脚,XTAL1,和,XTAL2,：当外接晶体振荡器时，,XTAL1,和,XTAL2,分别接在外接晶体两端；当采用外部时钟方式时，,XTAL1,接地，,XTAL2,接外来振荡信号。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,控制引脚,RST/VPD,ALE/,、 、 。对于,RST/VPD,：当振荡器正常运行时，在此引脚上出现两个机器周期以上的高电平使微处理器复位；,VCC,掉电期间，此引脚可接备用电源，以保持内部,RAM,的数据。 ：当访问外部存储器时，由微处理器的,P2,口送出地址的高,8,为，,P0,口送出地址的低,8,位，数据通过,P0,口传送。,：是程序存储器读选通信号，低电平有效。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,EA/VPP(31),：当,EA,端保持高电平时，访问内部程序存取器（,4KB,），但当,PC,（程序计数器）值超过,0FFFH,时，将自动转向执行外部程序存储器内的程序；当,EA,保持低电平时，则只访问外部程序存储器（从,0000H,地址开始），而不管微处理器内部是否有程序存储器。,输入输出引脚,P0.0P0.7,（,3932,）：,P0,口是一个漏极开路型准双向,I/O,口。在访问外部存储器时，它是分时多路转换的地址（低,8,位）和数据总线，在访问期间激活了内部的上拉电阻。在,EPROM,编程时，它接收指令字节，而在验证程序时，则输出指令字节。验证时，要求外接上拉电阻。,上一页,下一页,返回,第一节,MCS-51,单片机的内部组成及信号引脚,P1.0P1.7,（,18,）：,P1,口是带内部上拉电阻的,8,位双向,I/O,口。在,EPROM,编程和程序验证时，它接收低,8,位地址。,P2.0P2.7,（,2128,）：,P2,口是一个带内部上拉电阻的,8,位双向,I/O,口。在访问外部存储器时，它送出高,8,位地址。在对,EFROM,编程和程序验证期间，它接收高,8,位地址。,P3.0P3.7,（,1017,）：,P3,口是一个带内部上拉电阻的,8,位双向,I/O,口。在,MCS-51,中，这,8,个引脚还兼有专用功能。,上一页,返回,第二节,MCS-51,单片机的中央处理器,CPU,一、运算器,运算器包括算术逻辑部件,ALU,、位处理器、累加器,A,、寄存器,B,、暂存器以及程序状态寄存器,PSW,等。该模块的功能是实现数据的算术、逻辑运算、位变量处理和数据传送等操作。,ALU,的功能十分强，它不仅可对,8,位变量进行逻辑“与”、“或”、“异或”、循环、求补和清零等基本操作，还可以进行加、减、乘、除等基本运算。,ALU,还具有一般的微机,ALU,所不具备的功能，即位处理操作，它可以位（,bit,）变量进行处理，如置位、清零、求补、测试转移及逻辑“与”、“或”等操作。,下一页,返回,第二节,MCS-51,单片机的中央处理器,CPU,由此可见，,ALU,在算术运算及控制处理方面能力是很强的。累加器,A,是一个,8,位的累加器，从功能上看，它与一般微机的累加器相比没什么特别之处，但需要说明的是,A,的进位标志,Cy,是特殊的，因为它同时又是位处理器的一位累加器。寄存器,B,是为执行乘法和除法操作设置的，在不执行乘、除法操作的一般情况下可把它当做一个普通寄存器使用。,MCS-51,的程序状态寄存器,PSW,是一个,8,位可读写的寄存器，它的不同位包含了程序状态的不同信息，掌握并牢记,PSW,各位的含义是十分重要的，因为在程序设计中，经常会与,PSW,的各个位打交道。,PSW,各位的定义如,表,2-1,所示。,上一页,下一页,返回,第二节,MCS-51,单片机的中央处理器,CPU,二、控制器,控制部件是微处理器的神经中枢，以主振频率位基准。控制器控制,CPU,的时序，对指令进行译码，然后发出各种控制信号，将各个硬件环节组织在一起。,CPU,的时序为每个机器周期（,12,个振荡周期）由,6,个状态周期组成，即,S1,、,S2,、,S6,，而每个状态周期由两个时相,P1,，,P2,组成。,上一页,下一页,返回,第二节,MCS-51,单片机的中央处理器,CPU,CPU,功能的强弱，主要可以用下几个指标来衡量：,（,1,）内部总现宽度，也称字长、位数。位数越大运算精度越高，运算速度越快。,（,2,）指令数。指令越多、编程越灵活。,（,3,）执行每条指令所需时间或每秒钟平均执行指令条数，常用的,MIPS,表示每秒钟执行指令的百万条数。,（,4,）寻址方式越多、对某一空间的寻址越灵活。,MCS-51,有,5,种寻址方式，,MCS-96,有,6,种寻址方式，,Z80,有,6,种寻址方式，,MC6805,有,10,种寻址方式。,上一页,返回,第三节,MCS-51,的内部存储器,一、内部数据存储器的结构（,图,2-3,）,MCS-51,数据存储器在物理上和逻辑上都分为两个地址空间：一个内部和一个外部数据存储器空间。访问内部数据存储器，用,MOV,指令，访问外部数据存储器用,MOVX,指令。,MCS-51,内部数据存储器共有,128,个字节单元。,内部数据存储器的,00H1FH,（共,32,个单元）为,4,个寄存器工作区，每区,8,个寄存器，表示为,R0R7,，如,表,2-2,所示。由于每个寄存器区的,8,个寄存器都记为,R0R7,，因此每次只能选择一个寄存器区工作。寄存器工作区的选择是通过状态标志寄存器,PSW,的第,3,、,4,位，即,RS1,、,RS0,进行。,下一页,返回,第三节,MCS-51,的内部存储器,内部数据存储器,20H2FH,（,16,个单元）既可按字节寻址，作为一般工作单元，又可以按位,CPU,直接寻址，进行位操作。,二、堆栈及堆栈指示器,堆栈实际上是一种数据结构（如,图,2-4,所示），是只允许在其一端进行数据插入和数据删除操作的线性表。数据写入堆栈称为压入运算（,PUSH,），也叫入栈。数据从堆栈中读出称之为弹出运算（,POP,），也叫出栈。堆栈的最大特点就是“后进先出”的数据操作规则，常把“后进先出”写为,LIFO,（,Last-,In.First,-Out,），即先入栈的数据存放在栈的底部。堆栈有两种类型,:,向上生长型和向下生长型。,上一页,下一页,返回,第三节,MCS-51,的内部存储器,不论是数据进栈还是数据出栈，都是对堆栈的栈顶单元进行的，即对栈顶单元的写和读操作。为了指示栈顶地址，要设置堆栈指示器,SP,，其内容就是堆栈栈顶的存储单元地址。,MCS-51,系列微处理器的堆栈是以栈顶满的形式工作的。在执行,PUSH,期间，压入数据前，,SP,加,1,；反之，在执行,POP,期间，弹出数据前，,SP,减,1.SP,宽为,8,位。由于堆栈指针可以由指令改变，因此堆栈可以设置在片内,RAM,中任一连续空间内。复位后，,SP,初始化值位,07H,，所以，堆栈从,08H,单元开始。,上一页,下一页,返回,第三节,MCS-51,的内部存储器,三、程序存储器,程序存储器空间为,0000HFFFFH,，共,64KB,，其结构如,图,2-5,所示。其中低,4KB,（,0000H-0FFFH,）可以在单片机外部（,8031,），也可以在内部（,8051,、,8751,）。对没有片内,ROM,的,8031,，只要在硬件设计时使 ，就可以使程序执行始终在外部,ROM,中进行；对有片内,ROM,的,8051,和,8751,，只要在硬件设计时使 ，程序开始执行的前,4KB,总是在片内,ROM,中，超过,0FFFH,（,4KB,）时，在片外,ROM,中。,上一页,下一页,返回,第三节,MCS-51,的内部存储器,无论 ，还是 ，都由,16,位程序计数器（,PC,）作为寻址装置。在整个程序存储器的,64KB,空间中，,0000H0023H,空间只能用于存放中断服务子程序的向量地址，还有一组特殊单元是,0003H002AH,，共,40,个单元。这,40,个单元被均匀地分为五段，作为五个中断源的中断地址，如,表,2-3,所示。,上一页,返回,第四节,I/O,端口、时钟电路与时序,一、,MCS-51,的,I/O,端口,输入,/,输出口也称为,I/O,端口。,MCS-51,单片机的四个,I/O,端口都是,8,位双向口，这些端口在结构和特性上是基本相同的，但又各具特点。,I/O,端口的作用在单片机中是一个集数据输入缓冲、数据输出驱动及锁存等多项功能为一体的电路。,8051,共有,32,根引脚全部为,I/O,端口，分为,4,个,8,位口。,8051,单片机的,4,个端口都是双向的，每个端口都包含锁存器（特殊功能寄存器中,P0P3,，地址分别为,80H,、,90H,、,0A0H,、,0B0H,）、输出驱动器和输入缓冲器。,下一页,返回,第四节,I/O,端口、时钟电路与时序,每个端口的每一根引脚都可以独立地用作输入或输出引脚。,P0,端口是三态双向端口，称为数据总线端口，因为只有该端口能直接用于对外部存储器的读,/,写数据操作。,P0,端口还用以输出外部存储器的低,8,位地址。,P1,端口是,8,位准双向端口，作通用,I/O,端口使用，在输出驱动器部分，,P1,端口有别于,P0,端口，它接有内部上拉电阻。,P1,端口的每一位可以独立地定义为输入或者输出，因此，,P1,端口既可以作为,8,位并行,I/O,端口，又可作为,8,位,I/O,端口。,上一页,下一页,返回,第四节,I/O,端口、时钟电路与时序,P2,端口是,8,位准双向,I/O,端口，,P2,端口可作通用,I/O,端口使用。,P2,端口电路中比,P1,端口多了一个多路转换电路,MUX,，这又正好与,P0,端口一样。但通常应用情况下，,P2,端口是作为高位地址线使用，此时多路转换开关应倒向相反方向。当外接程序存储数据时，,P3,端口给出地址的高,8,位，此时不能用作通用,I/O,端口。,P3,端口是一个,8,位的准双向,I/O,端口。它具有多种功能：可以作为一般准双向,I/O,端口，具有字节操作和位操作两种工作方式；也可以用,8,条,I/O,线独立地作为串行,I/O,端口和其他控制信号。,上一页,下一页,返回,第四节,I/O,端口、时钟电路与时序,P1,、,P2,、,P3,口的输出缓冲器可驱动,4,个,TTL,电路。对于,HMOS,芯片单片机的,I/O,口，在正常情况下，可任意由,TTL,或,NMOS,电路驱动。,HMOS,及,CMOS,型单片机的,I/O,由集电极开路或漏极开路的输出来驱动时，不必外加上拉电阻。,P0,端口输出缓冲器能驱动,8,个,TTL,电路，驱动,MOS,电路须外接上拉电阻，但,P0,端口用作地址,/,数据总线时，可直接驱动,MOS,的输入而不必外加上拉电阻。如果,MCS-51,本书的,I/O,端口不能满足用户需要时，可以扩展,I/O,端口，,MCS-51,单片机外部,RAM,存储器和外部扩展的,I/O,端口是同一编址的，,CPU,对它们的操作指令也相同，在外部,64KB,的,RAM,空间内，可以划出一个区域作为扩展,I/O,端口的地址空间，因此,I/O,端口的扩展几乎是不受限制的。,上一页,下一页,返回,第四节,I/O,端口、时钟电路与时序,二、时钟电路,MCS-51,单片机的时钟信号通常用两种电路形式得到：内部振荡方式和外部振荡方式。在引脚,XTAL1,和,XTAL2,外接晶体振荡器或陶瓷谐振器，就构成了内部振荡方式。由于单片机内部有一个高增益反相放大器，当外接晶振后，就构成了自激振荡器并产生振荡时钟脉冲。两种不同的时钟电路如,图,2-6,所示。,上一页,下一页,返回,第四节,I/O,端口、时钟电路与时序,对于内部振荡方式的外部电路，电容器,C1,、,C2,起稳定振荡频率、快速起振的作用，其电容值一般在,530pF,。晶振频率的典型值位,12MHz,，采用,6MHz,的情况也比较多。内部振荡方式所得的时钟信号比较稳定，实用电路中使用较多。外部振荡方式是把外部已有的时钟信号引入单片机内。这种方式适宜来使单片机的时钟与外部信号保持同步。外部振荡信号由,XTAL2,引入，,XTAL1,接地。为了提高输入电路的驱动能力，通常使外部信号经过一个带有上拉电阻的,TTL,反相门后介入,XTAL2,。,上一页,下一页,返回,第四节,I/O,端口、时钟电路与时序,三、基本时序单位,时序是用定是单位来说明的。,MCS-51,的时序定时单位共有,4,个，从小到大依次是：拍节、状态、机器周期和指令周期。把振荡脉冲的周期定义为拍节（用,P,表示）。振荡脉冲经过二分频后，就是单片机的时钟信号，把时钟信号的周期定义为状态,s,。一个状态包含两个拍节，其前半周期对应的拍节叫拍节,1,（,P1,），后半周期对应的拍节叫拍节,2,（,P2,）。,上一页,下一页,返回,第四节,I/O,端口、时钟电路与时序,MCS-51,采用定时控制方式，因此它有固定的机器周期。一个机器周期总共有,12,个拍节，分别记作,s1p1,，,s1p2,，, s16p2,。由于一个机器周期共有,12,个振荡脉冲周期，因此机器周期就是振荡脉冲的,12,分频，当振荡脉冲频率为,12MHz,时，一个机器周期为,1,s,当振荡脉冲频率为,6MHz,时，一个机器周期为,2,s.,指令周期是最大的时序定时单位，执行一条指令所需要的时间称之为指令周期。,MCS-51,的指令周期根据指令的不同，可包含有一至四个机器周期。,上一页,返回,第五节,MCS-51,单片机工作方式,一、复位方式,当,MCS-51,系列单片机的复位引脚,RST,（全称,RESET,）出现,2,个机器周期以上的高电平时，单片机就执行复位操作。如果,RST,持续为高电平，单片机就处于循环复位状态。根据应用的要求，复位操作通常有两种基本形式：上电复位和上电或开关复位。上电复位要求接通电源后，自动实现复位操作。上电或开关复位要求电源接通后，单片机自动复位，并且在单片机运行期间，用开关操作也能使单片机复位。,下一页,返回,第五节,MCS-51,单片机工作方式,上电后，由于电容的充电和反相门的作用，使,RST,持续一段时间的高电平。当单片机已在运行当中时，按下复位键,K,后松开，也能使,RST,为一段时间的高电平，从而实现上电或开关复位的操作。,根据时间操作的经验，可以依据实际情况给出这两种复位电路的电容、电阻参考值。通常的复位逻辑电路如,图,2-7,所示。,上一页,下一页,返回,第五节,MCS-51,单片机工作方式,二、程序执行方式,单片机上电复位和上电或开关复位后，单片机便可进入连续执行程序的状态。由于复位时已把,PC,值清零。所以，程序将从,0000H,单元开始执行。如果用户需要从别的起始地址开始执行程序，则必须先把该起始地址输入单片机，然后才能从该起始地址开始执行。单片机从执行程序开始除非遇到设定断点或软件出现故障，否则中途不会停止，一直至程序执行完为止。,上一页,下一页,返回,第五节,MCS-51,单片机工作方式,三、低功耗方式,8051,在掉电保护情况下，由备用电源给单片机低功耗供电，因此掉电保护方式实际上就进入了低功耗方式。但与,HMOS,的,8051,不同，,CHMOS,的,80C51,却有两种低功耗方式，即待机方式和进入掉电保护方式。,要想使单片机进入待机或掉电保护方式，只要执行一条能使,IDL,或,PD,位为,1,的指令就可以完成。如果使用指令使,PCON,寄存器,IDL,位置,1,，则,80C51,即进入待机方式。这是振荡器仍然运行，并向中断逻辑、串行口和定时器,/,计数器电路提供时钟，但向,CPU,提供时钟的电路被阻断，因此,CPU,不能工作，与,CPU,有关的如,SP,、,PC,、,PWS,、,ACC,以及全部通用寄存器也都被“冻结,”,在原状态。在待机方式下，中断功能继续存在。,上一页,下一页,返回,第五节,MCS-51,单片机工作方式,四、掉电保护方式,单片机系统在运行过程中，如发生掉电故障，将会丢失,RAM,和寄存器中的程序和数据，其后果有时是很严重的。为此,MCS-51,单片机设置有掉电保护措施，进行掉电保护处理，具体做法是，先把有用信息转存，然后再启用备用电源维持供电。,所谓信息转存是指当电源出现故障时，应立即将系统的有用信息转存到内部,RAM,中。信息转存是通过中断服务程序完成的。,信息转存后还应维持内部,RAM,的供电，才能保护转存信息不被破坏。为此，系统应装有备用电源，并在掉电后立即接通备用电源。备用电源由单片机的,RST/VPD,引脚引入。,上一页,返回,第六节,MCS-51,单片机的存储器,一、存储器的分类,程序存储器一般采用只读存储器，因为这种存储器在电源关断后，仍能保存程序，在系统上电后，,CPU,可取出这些指令予以重新执行。,数据存储器一般采用,RAM,芯片，这种存储器在电源关断后，存储的数据将全部丢失。,RAM,器件有两类，即静态,RAM(SRAM),和动态,RAM(DRAM),。,另外，随着时代的发展还出现了许多新的或特殊的存储器。,下一页,返回,第六节,MCS-51,单片机的存储器,二、扩展存储器的编址,所谓存储器编址，就是使用系统提供的地址线，通过适当连接，最终达到一个编址唯一对应存储器中一个存储单元的目的。由于存储器通常都是由多片存储芯片组成的，为此存储器编址分为两个层次，即存储芯片的选择和芯片内部存储单元的选择。芯片的选择比较复杂，所谓的存储器编址，实际上主要是研究芯片的选择问题。总的来说，芯片的选择共有两种方法：译码法和线选法。,上一页,下一页,返回,第六节,MCS-51,单片机的存储器,所谓译码法就是使用译码器对系统的高位地址进行译码，以其译码输出作为存储芯片的片选信号。这是一种常用的存储器编址方法，能有效地利用存储空间，适用于大容量多芯片存储器扩展。译码电路可以使用现有的译码器芯片，,图,2-8,位译码器芯片，,表,2-4,为真值表。常用的译码形式有,2-4,译码，,3-8,译码以及,4-16,译码等。,上一页,下一页,返回,第六节,MCS-51,单片机的存储器,三、程序存储器的扩展,程序存储器扩展使用只读存储器芯片，只读存储器简称为,ROM,。,MCS-51,单片机程序存储器的寻址空间为,64KB,，对于,8051/8751,片内程序存储器为,4KB,的,ROM,或,EPROM,，在单片机的应用系统中，片内的存储容量往往不够，特别是,8031,，片内没有程序存储器，必须外扩程序存储器。,图,2-9,为程序存储器的扩展图。,上一页,下一页,返回,第六节,MCS-51,单片机的存储器,CPU,在由外部程序存储器取指令时，,16,位地址的低,8,位（,PCL,）由,P0,口输出，高,8,位（,PCH,）由,P2,口输出，而指令的,8,位指令码而通过,P0,口输入。,CPU,读取的指令有两种情况：一是不访问数据存储器的指令；二是访问数据存储器的指令。在不执行,MOVEX,指令时，,P2,口专门用于输出,PCH,中的内容，因有锁存功能，可直接与外部存储器的地址线相连。,P0,口除了输出,PCL,中的内容外，还要输入指令，所以，必须用,ALE,信号锁存,PCL,。在每个机器周期中，允许地址锁存信号,ALE,两次有效，且在下降沿时锁存,PCL,。,ALE,信号的频率是振荡频率的,1/6,，可用来做外部时钟和定时时钟。对 而言，也是每个机器中期两次有效，适用于选通外部程序存储器，使指令由,P0,口进入片内。,上一页,下一页,返回,第六节,MCS-51,单片机的存储器,MCS-51,单片机应用系统中使用得最多的,EPROM,程序存储器时,Intel,公司典型的,27,系列芯片，如,2764,、,27128,和,27512,等芯片。,EPROM,一般都有五种工作方式：,（,1,）读方式：一般系统工作在这种方式。进入这种方式的条件是使片选控制线为低，同时让输出允许控制线 为低，就可将指定地址单元的内容从数据总线上读出。,（,2,）维持方式：当片选控制 为高电平时，芯片进入维持方式，这时输出高阻抗悬浮状态，不占用数据总线。,上一页,下一页,返回,第六节,MCS-51,单片机的存储器,（,3,）编程方式：在,Vpp,端加上规定好的高压， 和 端加上合适的电平，就能将数据线上的数据固化到指定的地址单元。,（,4,）编程校核方式：在,Vpp,端保持相应的高压，再按读出方式操作，读出编程固化好的内容，以校核写入的内容是否正确。,（,5,）编程禁止方式：当片选信号面无效时，输出呈高阻状态。,上一页,下一页,返回,第六节,MCS-51,单片机的存储器,四、数据存取器的扩展,MCS-51,芯片内部具有,128B,空间的,RAM,存储器，它们可以作为寄存器、堆栈、数据缓冲器。,CPU,对其内部,RAM,有丰富的操作指令，因此这个,RAM,是十分珍贵的资源。在许多系统中，仅仅片内的,RAM,存储器往往不够，在这种情况下，可以扩展外部数据存储器。,图,2-11,给出了单片机扩展,RAM,的电路结构。图中,P0,口分时传动,RAM,的低,8,位地址和数据，,P2,口为高,8,位地址线，用于对,RAM,进行页寻址。在外部,RAM,读,/,写周期，,CPU,产生读写选通信号。,上一页,下一页,返回,第六节,MCS-51,单片机的存储器,外部数据存储器读写的时序通常是，在其读周期中，,P2,口输出外部,RAM,单元的高,8,位地址，,P0,口分时传送低,8,位地址及数据。当地址锁存允许信号,ALE,为高电平时，,P0,口输出的地址信息有效，,ALE,的下降沿将此地址打入外部地址锁存器，接着,P0,口变为输入方式，读信号有效，选通外部,RAM,，相应存储单元的内容出现在,P0,口，由,CPU,读入累加器。外部数据存储器写周期波形，其操作过程与读周期类似。写操作时，在,ALE,下降为低电平以后，写信号才有效，,P0,口上出现的数据写入相应的,RAM,单元。,上一页,返回,图,2-1 8051,单片机的组成结构图,返回,图,2-2 8051,单片机的引脚信号,返回,表,2-1 PSW,状态字的组成,返回,图,2-3 MCS-51,内部数据区,返回,表,2-2,寄存器工作区的分配,返回,图,2-4,堆栈的结构,返回,图,2-5,程序存储器的结构,返回,表,2-3,中断向量的入口地址,返回,图,2-6,内部和外部时钟电路,返回,图,2-7,复位电路逻辑图,返回,图,2-8,译码器芯片,返回,表,2-4,真值表,返回,图,2-9,程序存储器的扩展图,返回,图,2-11,外部数据存储器的扩展,返回,
展开阅读全文