EDA西安电子科技大学第一章绪论

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,EDA,技术及应用,教材,:,EDA,技术及应用,作者,:,谭会生,张昌凡编著,西安电子科技大学出版社,一、课程简介,1,、,数字电路,为基础：学习了数字电路的基本设计方法。,2,、,EDA,技术及应用,：面向实际工程应用，掌握数字系统新的设计方法。,二、课程宗旨,1,、更新数字电路的设计观念,，建立用,PLD,器件,取代传统,TTL,数字器件,设计数字电路的思想。,2,、更新数字系统设计手段,，学会使用硬件描述语言（,Hardware Description Language,）代替传统的数字电路设计方法来设计数字系统。,三、可编程逻辑器件的定义,1,、逻辑器件,：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（,74LS00,，,74LS04,等），在此基础上可实现复杂的时序和组合逻辑功能。,2,、可编程逻辑器件（,PLD,Programmable Logic Device,）,：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即,由编程的方法来确定器件的逻辑功能。,四、课程内容,1,、器件,为什么,能够编程,了解大规模可编程逻辑器件的结构及工作原理,2,、怎样对器件编程,1),熟悉一种,EDA,软件的使用方法（,工具,）,以,Altera,公司的,QUARTUS II,或,MAX+PLUX II,为例,2,）掌握一种硬件描述语言（,方法,），以设计软件的方式来设计硬件（,重点,）,以,VHDL,语言为例,五、教学安排,1),理论教学（,18,学时）,2),上机实践（,18,学时）,3),考核方式,实验成绩（,20%,）,理论笔试（考试,70%,）,平时（,10%,）,六、参考书,【1】,潘松，,EDA,技术实用教程,，科学出版社,【2】,卢毅等，,VHDL,与数字电路设计,，科学出版社,【3】,赵俊超等，,集成电路设计,VDHL,教程,，北京希望电子出版社,。,七、,数字电路课程的回顾,1,数字电路设计的基本方法,1,）组合电路设计,问题,逻辑关系,真值表,化简,逻辑,图,2,）时序电路设计,列出原始状态转移图和表,状态优化,状态分配,触发器选型,求解方程式,逻辑图,七、,数字电路课程的回顾,2,使用中、小规模器件设计电路（,74,、,54,系列）,编码器（,74LS148,）,译码器（,74LS154,）,比较器（,74LS85,）,计数器（,74LS193,）,移位寄存器（,74LS194,）,七、,数字电路课程的回顾,3,设计方法的局限,1,）、采用“搭积木”的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件。,2,）、设计系统所需要的芯片种类多，且数量很大。,七、,数字电路课程的回顾,4,）采用中小规模器件的局限,电路板面积较大，芯片数量多，功耗大，可靠性低,提高芯片的集成度,设计比较困难,能方便地发现设计错误,电路修改很麻烦,提供方便的修改手段,5,）,PLD,器件的出现改变了这一切,八、,PLD,出现的背景,1,）电路集成度不断提高,SSI,MSILSIVLSI,2,）计算机技术的发展使,EDA,技术得到广泛应用,3,）设计方法的发展,自下而上,自上而下,4,）用户需要设计自己需要的专用电路,专用集成电路（,ASIC,Application Specific Integrated Circuits,）开发周期长，投入大，风险大,可编程器件,PLD,：开发周期短，投入小，风险小,九、,PLD,器件的优点,1),集成度高，可以替代多至几千块通用,IC,芯片,极大减小电路的面积，降低功耗，提高可靠性,2),具有完善先进的开发工具,提供语言、图形等设计方法，十分灵活,通过仿真工具来验证设计的正确性,3),可以反复地擦除、编程，方便设计的修改和升级,4),灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间,5),保密性好,管脚数目：,208,个,电源：,3.3V,（,I/O,）,2.5V,（内核）,速度,250MHz,内部资源,4992,个逻辑单元,10,万个逻辑门,49152 bit,的,RAM,举例：,十、,PLD,的发展趋势,1,）向高集成度、高速度方向发展,最高集成度已达到,400,万门,2,）向低电压和低功耗方向发展,5V,3.3V2.5V1.8V,更低,3,）内嵌多种功能模块,RAM,，,ROM,，,FIFO,，,DSP,，,CPU,4,）向数、模混合可编程方向发展,十一、大的可编程逻辑器件生产厂家,最大的,PLD,供应商之一,FPGA,的发明者，最大的,PLD,供应商之一,ISP,技术的发明者,提供军品及宇航级产品,第,1,章,绪 论,1.1 EDA,技术的涵义,1,概念,：,EDA,技术（,Electronic Design Automation),以,大规模可编程逻辑器件,为设计载体，以,HDL,为系统逻辑描述的主要表达方式，以,计算机和相应的开发软件,为设计工具，自动完成用软件设计的电子系统到硬件系统的,逻辑编译、综合、布局布线、仿真，直至对特定目标芯片的编程下载等工作，最终形成专用集成芯片的新技术,。,硬件设计软件化,2.,利用,EDA,设计电子系统，具有的特点：,用软件的方式设计硬件,；, 用软件方式设计的系统到硬件系统的转换是由有关的,开发软件,自动完成的；, 设计过程中可用有关软件进行各种仿真；,系统可现场编程，在线升级；, 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。,EDA,技术是现代电子设计的发展趋势。,1.2 EDA,技术的发展历程,现代电子设计技术的核心已日趋转向基于计算机的,电子设计自动化,技术，即,EDA(Electronic Design Automation),技术。,EDA,技术的发展分为三个阶段,20,世纪,70,年代,20,世纪,80,年代,20,世纪,90,年代,1. 20,世纪,70,年代的计算机辅助设计,CAD,阶段,电子系统硬件设计采用的是分立元件，初级阶段的硬件设计大量选用中、小规模标准集成电路。,由于设计师对图形符号使用数量有限，因此传统的手工布图方法无法满足产品复杂性的要求，也不能满足工作效率的要求。,2. 20,世纪,80,年代的计算机辅助工程设计,CAE,阶段,20,世纪,80,年代初推出的,EDA,工具则以,逻辑模拟、故障仿真、自动布局和布线为核心，,重点解决电路设计没有完成之前的,功能检测,等问题。利用这些工具，设计师能在产品制作之前预知产品的功能与性能。,3.,20,世纪,90,年代电子系统设计自动化,EDA,阶段,由用户自己设计芯片，让他们把想设计的电路直接设计在自己的专用芯片上。设计师可以在较短的时间内使用,EDA,工具，利用微电子厂家提供的设计库来完成数万门,ASIC,和集成系统的设计。,从教学和实用的角度看，应掌握以下内容：,1,、大规模可编程逻辑器件；,2,、硬件描述语言；,3,、软件开发工具；,4,、实验开发系统。,1.3 EDA,技术的主要内容,1.,大规模可编程逻辑器件,1,）可编程逻辑器件,(,简称,PLD),是一种,由用户编程以实现某种逻辑功能,的新型逻辑器件。,2,）国际上生产,FPGA/CPLD,的主流公司，并且在国内占有市场份额较大的主要是,Xilinx,，,Altera,，,Lattice,三家公司。,3,）,Xilinx,公司的,FPGA,器件有,XC2000,，,XC3000,，,XC4000,，,XC4000E,，,XC4000XLA,，,XC5200,系列等，可用门数为,1200,18000,。,4,）,Altera,公司的,CPLD,器件有,FLEX6000,，,FLEX8000,，,FLEX10K,，,FLEX10KE,系列等，提供门数为,5000,25000,；,5,）,Lattice,公司的,ISP-PLD,器件有,ispLSI1000,，,ispLSI2000,，,ispLSI3000,，,ispLSI6000,系列等，集成度可多达,25000,个,PLD,等效门。,6,）,FPGA,在结构上主要分为三个部分，即,可编程逻辑单元，可编程输入,/,输出单元,和,可编程连线,三个部分。,7,）,CPLD,在结构上主要包括三个部分，即,可编程逻辑宏单元，可编程输入,/,输出单元,和,可编程内部连线,。,2.,硬件描述语言,(HDL),1,）,VHDL,：,作为,IEEE,的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。,2,）,VerilogHDL,：,支持的,EDA,工具较多，其综合过程较,VHDL,稍简单，但其在高级描述方面不如,VHDL,。,3,）,ABEL,：,可支持各种不同输入方式的,HDL,，被广泛用于各种可编程逻辑器件的逻辑功能设计。,IEEE (The institute of Electrical and Electronics Engineers),3.,软件开发工具,1,）,MAX+plus II,：,支持原理图、,VHDL,和,Verilog,语言文本文件，以及以波形等格式的文件作为设计输入，并支持这些文件的任意混合设计。,界面友好，使用方便，被誉为业界最易学易用的,EDA,的软件 。,2,）,ispEXPERT,：,ispEXPERT System,是,ispEXPERT,的主要集成环境。通过它可以进行,VHDL,、,Verilog,及,ABEL,语言的设计输入、综合、适配、仿真和在系统下载。,ispEXPERT System,是目前流行的,EDA,软件中最容易掌握的设计工具之一，它界面友好，操作方便，功能强大。,3,）,Foundation Series,：,Xilinx,公司最新集成开发的,EDA,工具。是业界最强大的,EDA,设计工具之一。,4,）,Quartus II,：,是,Altera,公司的新近推出的,EDA,软件工具，其设计工具完全支持,VHDL,、,Verilog,的设计流程，其内部嵌有,VHDL,、,Verilog,逻辑综合器。第三方的综合工具，如,Leonardo Spectrum,、,Synplify Pro,、,FPGA Compiler II,有着更好的综合效果，因此通常建议使用这些工具来完成,VHDL/Verilog,源程序的综合。,Quartus II,可以直接调用这些第三方工具。同样，,Quartus II,具备仿真功能，但也支持第三方的仿真工具，如,Modelsim,。,此外，,Quartus II,为,Altera DSP,开发包进行系统模型设计提供了集成综合环境，它与,MATLAB,和,DSP Builder,结合可以进行基于,FPGA,的,DSP,系统开发，是,DSP,硬件系统实现的关键,EDA,工具。,Quartus II,还可与,SOPC Builder,结合，实现,SOPC,系统开发。,EDA,软件系统应当包含以下子模块：,设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模块、布局布线子模块等。,1.4 EDA,软件系统的构成,1.,设计输入工具的发展趋势,1),早期,EDA,工具设计输入普遍采用原理图输入方式，,以文字和图形作为设计载体和文件，,将设计信息加载到,EDA,工具，完成设计分析工作。,2)20,世纪,80,年代末，电子设计开始采用新的综合工具，设计描述开始由原理图设计描述转向以,各种硬件描述语言为主,的编程方式。,1.5 EDA,工具的发展趋势,3),EDA,公司在,90,年代推出一批图形化免编程的设计输入工具，设计师用最方便的设计方式，如,框图、状态图、真值表和逻辑方程建立设计文件，,然后由,EDA,工具自动生成综合所需的硬件描述语言文件。,2.,具有混合信号处理能力的,EDA,工具,20,世纪,90,年代以来,EDA,工具厂商都比较重视数,/,模混合信号设计工具的开发。对数字信号的语言描述，,IEEE,已经制定了,VHDL,标准，对模拟信号的语言正在制定,AHDL,标准。,3.,更为有效的仿真工具的发展,在整个电子设计过程中仿真是花费时间最多的工作也是占用,EDA,工具资源最多的一个环节。,系统级仿真验证系统的功能，电路级仿真验证系统的性能，,决定怎样实现设计所需的精度。,1.6 EDA,的工程设计流程,对于目标器件为,FPGA,和,CPLD,的,VHDL,设计，其工程设计步骤如何？,EDA,的工程设计流程为：,第一,“,源程序的编辑和编译,”,用一定的逻辑表达手段将设计表达出来。,第二,“,逻辑综合,”,将用一定的逻辑表达手段表达出来的设计，经过一系列的操作，,分解成一系列的基本逻辑电路及对应关系,(,电路分解,),。,第三，,“,目标器件的布线,/,适配,”,在选定的目标器件中建立这些基本逻辑电路及对应关系,(,逻辑实现,),；,第四，,目标器件的编程,/,下载,将前面的软件设计经过编程变成具体的设计系统,(,物理实现,),；,最后，,硬件仿真,/,硬件测试,验证所设计的系统是否符合设计要求。同时，,在设计过程中要进行有关,“,仿真,”,模拟有关设计结果与设计构想是否相符。,EDA,的工程设计的基本流程如图,1.1,所示。,图,1.1 EDA,工程设计流程图,EDA,的工程 设计流程,设计过程中的仿真有三种，它们是行为仿真、功能仿真和时序仿真。,所谓,行为仿真,，就是将,VHDL,设计源程序直接送到,VHDL,仿真器中所进行的仿真。该仿真只是,根据,VHDL,的语义进行的，与具体电路没有关系。,所谓,功能仿真,，就是将综合后的,VHDL,网表文件再送到,VHDL,仿真器中所进行的仿真。,对,VHDL,描述的逻辑功能进行测试模拟。,所谓,时序仿真,，就是将布线器,/,适配器所产生的,VHDL,网表文件送到,VHDL,仿真器中所进行的仿真。,将器件特性考虑进去了，仿真更精确。,1.7.1,数字系统的设计模型,1.7,数字系统的设计,数字系统指的是交互式的、以离散形式表示的具有存储、传输、信息处理能力的逻辑子系统的集合。 普遍采用的模型就是根据数字系统的定义，将整个系统划分为两个模块或两个子系统：,数据处理子系统和控制子系统，,如图,1.2,所示。,图,1.2,数字系统的设计模型,设计一个数字系统时，采用该模型的优点是：,(1),使设计者面对的电路规模减小，二者可以分别设计。,(2),由于数字系统中控制子系统的逻辑关系比较复杂，将其独立划分出来后，可突出设计重点。,(3),逻辑分工清楚，任务明确，这可以使电路的设计，调试和故障处理都比较方便。,1.7.2,数字系统的设计方法,数字系统设计有多种方法，如模块设计法、,自顶向下设计法,和自底向上设计法等。,采用自顶向下的设计方法有如下优点,:,(1),自顶向下设计方法是一种模块化设计方法。对设计的描述从上到下逐步由粗略到详细，符合常规的逻辑思维习惯。由于高层设计同器件无关，设计易于在各种可编程器件之间移植。,(2),适合多个设计者同时进行设计。,1.7.3,数字系统的设计步骤,1,系统任务分析,2,确定逻辑算法,3,建立系统及子系统模型,4,系统,(,或模块,),逻辑描述,5,逻辑电路级设计及系统仿真,6,系统的物理实现,根据利用,EDA,技术所开发的产品的最终主要硬件构成来分，,EDA,技术的应用发展常表现为如下几种形式：,1,、,CPLD/FPGA,系统：使用,EDA,技术开发,CPLD/FPGA,，使自行开发的,CPLD/FPGA,作为电子系统、控制系统、信息处理系统的主体。,1.8,EDA,技术的应用形式,2,、,“,CPLD/FPGA+MCU,”,系统：,使用,EDA,技术与单片机相接结合，使自行开发的,CPLD / FPGA+MCU,作为电子系统、控制系统、信息处理系统的主体。,3,、,“,CPLD/FPGA+,专用,DSP,处理器,”,系统：,将,EDA,技术与,DSP,专用处理器配合使用，使自行开发的,“,CPLD/FPGA+,专用,DSP,处理器,”,，构成一个数字信号处理系统的整体。,