第4章嵌入式系统的存储器系统课件

上传人:1ta3****9ta1 文档编号:243128979 上传时间:2024-09-16 格式:PPT 页数:39 大小:1.17MB
返回 下载 相关 举报
第4章嵌入式系统的存储器系统课件_第1页
第1页 / 共39页
第4章嵌入式系统的存储器系统课件_第2页
第2页 / 共39页
第4章嵌入式系统的存储器系统课件_第3页
第3页 / 共39页
点击查看更多>>
资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,4,章 嵌入式系统 的存储器系统,教学目的,1,)了解常见嵌入式系统存储器;,2,)学习,ROM,和,SRAM,型存储器扩展方法;,3,)学习,NOR FLASH,和,NAND FLASH,存储器接口方法;,4,)学习,SDRAM,存储器接口方法,4.1,存储器系统概述,4.1.1,存储器系统的层次结构,4.1.2,高速缓冲存储器,在,主存储器,和,CPU,之间,采用高速缓冲存储器(,cache,)用来提高存储器系统的性能。,cache,能够减少内存平均访问时间。,指令预取时和数据读写时使用同一个,cache,-,-,统一的,cache,。,指令预取时和数据读写时使用不同的,cache-,-,独立的,cache,。,(S3C2410,采用此种结构,),4.1.3,存储管理单元(,MMU,),MMU,(,Memory Manage Unit,存储管理单元),MMU,主要完成以下工作:,(,1,),虚拟存储空间到物理存储空间的映射。,(,2,),存储器访问权限的控制。,(,3,),设置虚拟存储空间的缓冲特性。,嵌入式系统中常常采用,页式存储管理,。,页式,存储管理,:把虚拟地址空间分成一个个固定大小的块,每一块称为,一页,,把物理内存的地址空间也分成同样大小的页。,MMU,实现的就是从虚拟地址到物理地址的转换。,页表,是存储在内存中的一个表,页表用来管理这些页。,页表的每一行对应于虚拟存储空间的一个页,,该行包含了该虚拟内存页,对应的物理内存页的地址、该页的方位权限和该页的缓冲特性等。,从虚拟地址到物理地址的变换过程就是,查询页表,的过程。,例如在,ARM,嵌入式系统中,使用系统控制协处理器,CP15,的寄存器,C2,来保存页表的基地址。,嵌入式系统支持的内存块大小有以下几种:,段,(,section,)大小为,1MB,的内存块;,大页,(,Large Pages,)大小为,64KB,的内存块;,小页,(,Small Pages,)大小为,4KB,的内存块;,极小页,(,Tiny Pages,)大小为,1KB,的内存块。,极小页只能以,1KB,大小为单位不能再细分,而大页和小页有些情况下可以在进一步的划分。,MMU,中的域,指的是一些段、大页或者小页的集合。每个域的访问控制特性都是由芯片内部的寄存器中的相应控制位来控制的。,例如在,ARM,嵌入式系统中,每个域的访问控制特性都是由,CP15,中的寄存器,C3,中的两位来控制的。,MMU,中的,快速上下文切换技术,(,Fast Context Switch Extension,,,FCSE,)通过,修改系统中不同进程的虚拟地址,,避免在进行进程间切换时造成的虚拟地址到物理地址的重映射,从而提高系统的性能。,4.2.1,存储器部件的分类,1,按在系统中的,地位,分类,主存储器,(,Main Memory,简称主存或,内存,),辅助存储器,(,Auxiliary Memory,,,Secondary Memory,,,简称辅存或,外存,)。,4.2,嵌入式系统存储设备分类,内 存,内存,是计算机,主机的一个组成部分,,一般都用快速存储器件来构成,,内存的,存取速度很快,,但内存,空间的大小,受到地址总线位数的,限制,。,内存通常用来容纳,当前正在使用的或要经常使用的程序和数据,CPU,可以,直接,对内存进行访问。,系统软件中如,引导程序,、,监控程序,或者操作系统中的基本输入输出部分,BIOS,都是必须常驻内存。,更多的系统软件和全部应用软件则在用到时由外存传送到内存。,外 存,外存,存放的是相对来说,不经常使用的程序和数据,容量大,速度相对内存较慢,常见的外存有软盘、硬盘、,U,盘、光盘等,CPU,要使用外存的这些信息时,必须通过专门的设备,将信息先传送到内存中,2,按存储介质分类,磁存储器(,Magnetic Memory,),半导体存储器,(Semiconductor Memory ),光存储器(,Optical Memory,),激光光盘存储器(,Laser Optical Disk,)。,3,按信息存取方式分类,RAM,:,随机存取存储器,(,Random Access Memory,),运行期间可读、可写,ROM,:,只读存储器,(,Read Only Memory,),运行期间只能读出信息,不能随时写入信息,4.2.2,存储器的组织和结构,容量,是描述存储器的最基本参数,如,1MB,。,存储器容量的表示不唯一,不同的数据宽度有不同容量。,在存储器内部,数据是存放在,二维阵列存储单元,中。,n,位地址被分成行地址和列地址(,n,r,十,c,)。,r,是行地址数,,c,是列地址数。,行列选定一个特定存储单元。,嵌入式系统的存储器与通用系统的存储器有所不同,通常由,ROM,、,RAM,、,EPROM,等组成。,嵌入式存储器一般采用,存储密度较大,的存储器芯片,,存储容量与应用的软件大小相匹配。,4.2.3,常见的嵌入式系统存储设备,1,RAM,(随机存储器),RAM,可以被读和写,地址可以以任意次序被读。常见,RAM,的种类有,SRAM,(,Static RAM,,,静态,随机存储器),DRAM,(,Dynamic RAM,,,动态,随机存储器),DDRAM,(,Double Data Rate SDRAM,,,双倍速率,随机存储器)。,SRAM,比,DRAM,运行速度快,SRAM,比,DRAM,耗电多,DRAM,需要周期性刷新,DDRAM,是,RAM,的下一代产品,,200MHz,时钟频率时内存带宽可达,3.2GB/s,海量,2,ROM,(只读存储器),ROM,断电后数据不丢失,但速度较慢,适合存储需长期保留的不变数据。在嵌入式系统中,,ROM,用于固定数据和程序。常见,ROM,有,:,Mask ROM,(掩模,ROM,,厂家一次性写入用户无法修改),PROM,(,Programmable ROM,,可编程,ROM,,用户一次性写入),EPROM,(,Erasable Programmable ROM,,可擦写,ROM,,,紫外光可重复擦除和写入),EEPROM,(电可擦除可编程,ROM,,也可表示为,E,2,PROM,,电擦除),Flash ROM,(闪速存储器,可快速读取,电可擦写可编程),3,Flash Memory,Flash memory,(闪速存储器)是一种非易失性存储器(,NVM,:,Non-Volatile Memory,),是嵌入式系统中重要的组成部分,用来存储程序和数据,掉电后数据不会丢失,根据结构不同分成,NOR Flash,和,NAND Flash,两种,Flash Memory,在物理结构上分成若干个区块,区块之间相互独立,NOR Flash,把整个存储区分成若干个,扇区(,Sector,),;,NAND Flash,把整个存储区分成若干个,块(,Block,),;,可以对以块或扇区为单位的内存单元进行擦写和编程。,NOR Flash,和,NAND Flash,特性,NAND Flash,执行擦除操作是十分简单的,而,NOR,型内存则要求在进行擦除前先要将目标块内所有的位都写为,0,擦除时间:,NOR Flash,执行一个写入擦除操作的时间为,5s,;,NAND Flash,相同操作最多只需要,4ms,(快小,+,高速),NOR Flash,的,读,速度比,NAND Flash,稍,快,一些,,NAND Flash,的,写入,速度比,NOR Flash,快,很多,。,应用程序可以直接在,NOR Flash,内运行,不需要再把代码读到系统,RAM,中运行。,NAND Flash,的随机读取能力差,适合大量数据的连续读取,NOR Flash,带有,SRAM,接口,有足够的地址引脚来寻址,可以很容易地存取其内部的每一个字节。,NAND Flash,结构可以达到高存储密度,并且写入和擦除的速度也很快,应用,NAND Flash,的困难在于需要特殊的系统接口。,NAND Flash,地址、数据和命令共用,8,位总线,/16,位总线,每次读写都要使用复杂的,I/O,接口串行地存取数据,除了,NOR Flash,的读,,Flash Memory,的其他操作不能像,RAM,那样,直接对目标地址进行总线操作。,例如执行一次写操作,它必须输入一串特殊的指令(,NOR Flash,),或者完成一段时序(,NAND Flash,)才能将数据写入到,Flash Memory,中,NOR Flash,容量通常在,1 MB,8MB,之间。而,NAND Flash,用在,8MB,以上的产品当中。,NOR Flash,主要应用在代码存储介质中,,NAND Flash,适用于数据存储。,在,NAND Flash,中每个块的最大擦写次数是,一百万次,,而,NOR Flash,的擦写次数是,十万次,。,4.3 NOR Flash,接口电路,4.3.1 NOR Flash,存储器,Am29LV160D,AMD,公司的一款,NOR Flash,存储器,存储容量为,2M,8Bit/1M,16Bit,接口与,CMOS I/O,兼容,工作电压为,2.7,3.6V,读操作电流为,9mA,编程和擦除操作电流为,20mA,待机电流为,200nA,采用,FBGA-48,、,TSOP-48,、,SO-44,三种封装形式。,Am29LV160D,仅需,3.3V,电压即可完成在系统的编程与擦除操作,通过对其内部的命令寄存器写入标准的命令序列,可对,Flash,进行编程(烧写)、整片擦除、按扇区擦除,以及其他操作。,以,16,位(字模式)数据宽度的方式工作。,引脚,类型,功能,A19,A0,输入,地址输入。提供存储器地址,DQ14,DQ0,输入,/,输出,数据输入,/,输出,DQ15/A-1,输入,/,输出,在字模式,,DQ15,为数据输入,/,输出;在字节模式,,A-1,为,LSB,地址输入,BYTE#,输入,选择,8bit,或者,16bit,模式,CE#,输入,片选。当,CE#,为低电平时,芯片有效,OE#,输入,输出使能。当,OE#,为低电平时,输出有效,WE#,输入,写使能,低电平有效,控制写操作,RESET#,输入,硬件复位引脚端,低电平有效,RY/BY#,输出,就绪,/,忙标志信号输出,,SO-44,封装无此引脚端,VCC,电源,3 V,电源电压输入,VSS,地,器件地,NC,未连接。空脚,Am29LV160D,的逻辑框图,表,4.3.1 Am29LV160D,引脚端功能,4.3.2 S3C2410A,与,NOR Flash,存储器的接口电路,Flash,存储器在系统中通常用于,存放程序代码,,系统上电或,复位,后从此获取指令并开始执行,应将存有程序代码的,Flash,存储器配置到,Bank0,S3C2410A,的,nGCS0,接至,Am29LV160D,的,CE,(,nCE,),端,Am29LV160D,的,OE,(,nOE,),端接,S3C2410X,的,nOE,;,WE,(,nXE,)端,S3C2410X,的,nWE,相连;,地址总线,A19,A0,与,S3C2410X,的地址总线,ADDR20,ADDR1,(,A20,A1,)相连;,16,位数据总线,DQ15,DQ0,与,S3C2410X,的低,16,位数据总线,DATA15,DATA0,(,D15,D0,)相连。,不使用,NAND Flash,作为启动,ROM, ,使用,NAND Flash,作为启动,ROM,注意:,SROM,表示是,ROM,或,SRAM,类型的存储器;,SFR,指特殊功能寄存器。,图,4.3.2 S3C2410A,与,Am29LV160D,的接口电路,4.4 NAND Flash,接口电路,4.4.1 S3C2410A NAND Flash,控制器,1,S3C2410A NAND Flash,控制器特性,NAND Flash,模式:支持读擦除编程,NAND Flash,存储器。,自动启动模式:复位后,启动代码被传送到,Steppingstone,中。传送完毕后,启动代码在,Steppingstone,中执行。,具有硬件,ECC,产生模块(硬件生成校验码和通过软件校验)。,在,NAND Flash,启动后,,Steppingstone 4KB,内部,SRAM,缓冲器可以作为其他用途使用。,为了支持,NAND Flash,的启动装载(,boot loader,),,S3C2410A,配置了一个叫做,“,Steppingstone,”,的内部,SRAM,缓冲器。,当系统启动时,,NAND Flash,存储器的前,4KB,将被自动加载到,Steppingstone,中,然后系统自动执行这些载入的启动代码。,在一般情况下,启动代码将复制,NAND Flash,的内容到,SDRAM,中。在复制完成后,将在,SDRAM,中执行主程序。,2,S3C2410A NAND Flash,控制器结构,图,4.4.1 NAND Flash,控制器内部结构方框图,图,4.4.2 NAND Flash,的操作模式,NAND Flash,的工作模式如图,4.4.2,所示。,自动启动模式的时序如下:,(,1,) 完成复位;,(,2,)当自动启动模式使能时,首先将,NAND Flash,存储器的前,4 KB,内容自动复制到,Steppingstone 4 KB,内部缓冲器中;,(,3,),Steppingstone,映射到,nGCSO,;,(,4,),CPU,开始执行在,Steppingstone 4 KB,内部缓冲器中的启动代码。,注意:在自动启动模式,不进行,ECC,检测。,因此,应确保,NAND Flash,的前,4 KB,不能有位错误。,NAND Flash,模式配置:,(,1,)利用,NFCONF,寄存器设置,NAND Flash,配置;,(,2,)写,NAND Flash,命令到,NFCMD,寄存器;,(,3,)写,NAND Flash,地址到,NFADDR,寄存器;,(,4,)在检查,NAND Flash,状态时,利用,NFSTAT,寄存器读写数据。在读操作之前或者编程操作之后应该检查,R/nB,信号。,表,4.4.1 NAND Flash,控制器的引脚配置,引脚,配置,D7:0,数据,/,命令,/,地址输入,/,输出端口(用数据总线分派),CLE,命令锁存使能(输出),ALE,地址锁存使能(输出),nFCE,NAND Flash,芯片,使能(输出),nFRE,NAND Flash,读,使能(输出),nFWE,NAND Flash,写,使能(输出),R/nB,NAND Flash,准备就绪,/,忙,使能(输出),4.4.2 S3C2410A,与,NAND Flash,存储器的接口电路,与,NOR Flash,存储器相比,,NAND Flash,的接口相对比较复杂。,一些嵌入式处理器芯片内部配置了专门的,NAND Flash,控制器,,如,S3C2410A,。,K9F1208UDM-YCB0,的存储容量为,64M,字节,数据总线宽度为,8,位,工作电压为,2.7V,3.6V,仅需单,3.3V,电压即可完成在系统的编程与擦除操作,表,4.4.3 K9F1208UDM,的引脚功能,引脚,类型,功能,I/O7,I/O0,输入,/,输出,数据输入输出、控制命令和地址的输入,CLE,输入,命令锁存信号,ALE,输入,地址锁存信号,/CE,输入,芯片使能信号,/RE,输入,读有效信号,/WE,输入,写有效信号,/WP,输入,写保护信号,R/nB,输出,就绪,/,忙标志信号输出,Vcc,电源,电源电压,2.7V,3.3V,Vss,接地,器件地,CLE,有效时,锁存在,I/O,口上的是控制命令字;,ALE,有效时,锁存在,I/O,口上的是地址;,/RE,或,/WE,有效时,锁存的是数据,这种一口多用的方式可以大大减少总线的数目,只是控制方式略微有些复杂。,S3C2410X,处理器的,NAND Flash,控制器可以解决这个问题。,图,4.4.4 S3C2410A,与,K9F1208UDM-YCB0,接口电路,4.5 SDRAM,接口电路,SDRAM,可读可写,掉电不保持数据,存取速度大大高于,Flash,存储器。,在嵌入式系统中,,SDRAM,主要用做程序的运行空间、数据及堆栈区,。,当系统启动时,,CPU,首先从复位地址,0x0,处读取启动代码,在完成系统的初始化后,程序代码一般应调入,SDRAM,中运行,以提高系统的运行速度。同时,系统及用户堆栈、运行数据也都放在,SDRAM,中。,SDRAM,为避免数据丢失,必须定时刷新。要求微处理器具有刷新控制逻辑,或在系统中另外加入刷新控制逻辑电路。,S3C2410A,在片内具有独立的,SDRAM,刷新控制逻辑,可方便地与,SDRAM,接口。,目前常用的,SDRAM,为,8,位,/16,位的数据宽度,工作电压一般为,3.3V,。主要的生产厂商为,HYUNDAI,,,Winbond,等。,HY57V561620,存储容量为,4,组,64M,位,16,位数据宽度,。,工作电压为,3.3V,常见封装为,TSOP-54,兼容,LVTTL,接口,支持自动刷新(,Auto-Refresh,)和自刷新(,Self-Refresh,),表,4.4.4 HY57V561620,引脚功能,引脚,类型,功能,CLK,输入,时钟,,芯片时钟输入。所有的输入中,CLK,的上升沿有效,CKE,输入,时钟使能,,片内时钟信号控制,/CS,输入,片选,。禁止或使能除,CLK,、,CKE,和,DQM,外的所有输入信号,BA0,,,BA1,输入,组地址选择,。用于片内,4,个组的选择,A12,A0,输入,地址总线,。行地址:,A12,A0,;列地址:,A8,A0,/RAS,输入,行地址锁存,。时钟沿和,/RAS,有效时,锁存行地址,允许行访问和改写,/CAS,输入,列地址锁存,。时钟沿和,/CAS,有效时,锁存列地址,允许列的访问,/WE,输入,写使能,。使能写信号和允许列改写,,WE,和,/CAS,有效时开始锁存数据,LDQM,,,UDQM,输入,数据,I/O,屏蔽,。在读模式下控制输出缓冲;在写模式下屏蔽输入数据,DQ15,DQ0,输入,/,输出,数据总线,。数据输入,/,输出,VDD/VSS,电源地,内部电路及输入缓冲器电源地,VDDQ/VSSQ,电源地,输出缓冲器电源地,NC,空脚。未连接,图,4.4.5 S3C2410X,与,SDRAM,存储器,HY57V561620,的接口电路,可构建,16,位或,32,位的,SDRAM,存储器系统,但为充分发挥,32,位,CPU,的数据处理能力,,本设计,采用,32,位,的,SDRAM,存储器系统。,HY57V561620,为,16,位数据宽度,单片容量为,32MB,,系统选用,两片,HY57V561620,并联构建,32,位的,SDRAM,存储器系统,,共,64MB,的,SDRAM,空间,两片,HY57V561620,并联构建,32,位的,SDRAM,存储器系统,其中一片为高,16,位,另一片为低,16,位,可将两片,HY57V561620,作为一个整体配置到,Bank6,即将,S3C2410X,的,nGCS6,接至,两片,Y57V561620,的,/CS,端。,高位,HY57V561620,的,CLK,端连接到,S3C2410X,的,SCLK1,端,,低位,HY57V561620,的,CLK,端连接到,S3C2410X,的,SCLK0,端;,注意:此时应将,BWSCON,中的,DW6,设置为,10,,即选择,32,位总线方式。,人有了知识,就会具备各种分析能力,,明辨是非的能力。,所以我们要勤恳读书,广泛阅读,,古人说“书中自有黄金屋。,”通过阅读科技书籍,我们能丰富知识,,培养逻辑思维能力;,通过阅读文学作品,我们能提高文学鉴赏水平,,培养文学情趣;,通过阅读报刊,我们能增长见识,扩大自己的知识面。,有许多书籍还能培养我们的道德情操,,给我们巨大的精神力量,,鼓舞我们前进,。,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 教学培训


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!