第20章门电路和组合逻辑电路课件

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,*,下一页,总目录,章目录,返回,上一页,单击此处编辑母版标题样式,编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,第,20,章 门电路和组合逻辑电路,20.1 脉冲信号,20.2 基本门电路及其组合,20.5 逻辑代数,20.4 CMOS门电路,20.3 TTL门电路,20.6 组合逻辑电路的分析与综合,20.7 加法器,20.9 译码器和数字显示,20.10,数据分配器和数据选择器,20.11 应用举例,1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,3. 会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑,电路的工作原理和功能。,5. 学会数字集成电路的使用方法。,本章要求：,2. 会用逻辑代数的基本运算法则化简逻辑函数。,第,20,章 门电路和组合逻辑电路,模拟信号：,随时间连续变化的信号,20.1,脉冲信号,模拟信号,数字信号,电子电路中的信号,1. 模拟信号,正弦波信号,t,三角波信号,t,处理模拟信号的电路称为模拟电路,。,如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。,在模拟电路中,，,晶体管三极管通常工作在放大区。,2. 脉冲信号,是一种跃变信号，并且持续时间短暂。,尖顶波,t,矩形波,t,处理数字信号的电路称为数字电路,，它注重研究的是输入、输出信号之间的逻辑关系。,在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。,脉冲信号,正脉冲：,脉冲跃变后的值比初始值高,负脉冲：,脉冲跃变后的值比初始值低,如：,0,+3V,0,-3V,正脉冲,0,+3V,0,-3V,负脉冲,脉冲幅度,A,脉冲上升沿,t,r,脉冲周期,T,脉冲下降沿,t,f,脉冲宽度,t,p,脉冲信号的部分参数：,A,0.9,A,0.5,A,0.1,A,t,p,t,r,t,f,T,实际的矩形波,R,20.2.1,晶体管的开关作用,1. 二极管的开关特性,导通,截止,相当于,开关断开,相当于,开关闭合,S,3V,0V,S,R,R,D,3V,0V,20.2,基本门电路及其组合,2. 三极管的开关特性,饱和,截止,3V,0V,u,O,0,相当于,开关断开,相当于,开关闭合,u,O,U,CC,+,U,CC,u,i,R,B,R,C,u,O,T,u,O,+,U,CC,R,C,E,C,u,O,+,U,CC,R,C,E,C,3V,0V,逻辑门电路是数字电路中最基本的逻辑元件。,所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。,门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为,逻辑门电路,。,20.2.2 逻辑门电路的基本概念,基本逻辑关系为,“与”、“或”、“非”,三种。,下面通过例子说明逻辑电路的概念及,“与”、“或”、“非”,的意义。,220V,+,-,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式,：,Y,=,A,B,1. “与”逻辑关系,“与”,逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,0,0,1,0,1,1,1,0,1,0,0,A,B,Y,B,Y,A,状态表,B,Y,220V,A,+,-,2. “或”逻辑关系,“或”,逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：,Y,=,A,+,B,真值表,0,0,0,1,1,1,1,1,0,1,1,0,A,B,Y,3. “非”逻辑关系,“非”,逻辑关系是否定或相反的意思。,逻辑表达式：,Y,=,A,状态表,1,0,1,A,Y,0,Y,220V,A,+,-,R,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,20.3.3 分立元件逻辑门电路,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,1.,门电路的概念,电平的高低一般用,“1”,和,“0”,两种状态区别，若规定,高电平为“1”，低电平为“0”,则称为,正逻辑,。反之则称为,负逻辑,。若无特殊说明，均采用正逻辑。,1,0,0V,U,CC,高电平,低电平,2. 二极管“与” 门电路,1. 电路,2. 工作原理,输入,A,、,B、C,全为高电平“1”，,输出,Y,为“1”。,输入,A,、,B、C,不全为“1”，,输出,Y,为“0”。,0V,0V,0V,0V,0V,3V,+,U,12V,R,D,A,D,C,A,B,Y,D,B,C,3V,3V,3V,0V,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与” 门逻辑状态表,0V,3V,2. 二极管“与” 门电路,3. 逻辑关系：,“与”,逻辑,即：有,“0”,出,“0”，,全,“1”,出,“1”,Y=A B C,逻辑表达式：,逻辑符号：,&,A,B,Y,C,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与” 门逻辑状态表,3. 二极管“或” 门电路,1. 电路,0V,0V,0V,0V,0V,3V,3V,3V,3V,0V,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或” 门逻辑状态表,3V,3V,-,U,12V,R,D,A,D,C,A,B,Y,D,B,C,2. 工作原理,输入,A,、,B、C,全为低电平“0”，,输出,Y,为“0”。,输入,A,、,B、C,有一个为“1”，,输出,Y,为“1”。,3. 二极管“或” 门电路,3. 逻辑关系,：,“或”,逻辑,即：有,“1”,出,“1”，,全,“0”,出,“0”,Y=A+B+C,逻辑表达式：,逻辑符号：,A,B,Y,C,1,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或” 门逻辑状态表,4. 三极管“非” 门电路,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,1,0,截止,饱和,逻辑表达式：,Y,=,A,“0”,1,0,“,1,”,1. 电路,“0”,“1”,A,Y,“非” 门逻辑状态表,逻辑符号,1,A,Y,1.“与非” 门电路,有,“0”,出,“1,”，全,“1”,出,“0”,“与”门,&,A,B,C,Y,&,A,B,C,“与非”门,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“与非” 门逻辑状态表,Y=A B C,逻辑表达式：,1,Y,“非”门,20.3.4 基本逻辑门电路的组合,2.“或非” 门电路,有,“1”,出,“0,”，全,“0”,出,“1”,1,Y,“非”门,0,0,0,1,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,0,A,B,Y,C,“或非” 门逻辑状态表,“或”门,A,B,C,1,“或非”门,Y,A,B,C,1,Y=A+B+C,逻辑表达式：,例：根据输入波形画出输出波形,A,B,Y,1,有,“0”,出,“0”，,全,“1”,出,“1”,有,“1”,出,“1”，,全,“0”,出,“0”,&,A,B,Y,1,1,A,B,Y,2,Y,2,20.3,TTL,门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，,具有速度快、可靠性高和微型化等优点,，目前分立元件电路已被集成电路替代。下面介绍集成 “与非”门电路的工作原理、特性和参数。,输入级,中间级,输出级,20.3.1 TTL“与非”门电路,1. 电路,R,3,A,B,C,R,4,R,2,R,1,T,2,+5V,T,1,T,3,T,4,Y,D,3,20.3.1 TTL“与非”门电路,1. 电路,R,3,A,B,C,R,4,R,2,R,1,T,2,+5V,T,1,T,3,T,4,Y,D,3,E,2,E,3,E,1,B,等效电路,C,多发射极三极管,R,3,A,B,C,R,4,R,2,R,1,T,2,+5V,T,1,T,3,T,4,D,3,“1”,(3.6V),(1) 输入全为高电平“1”(3.6V)时,2. 工作原理,4.3V,T,2,、T,4,饱和导通,钳位2.1V,E结反偏,截止,“0”,(0.3V),负载电流（灌电流）,输入全高,“1”,输出为低,“0”,1V,R,3,A,B,C,R,4,R,2,R,1,T,2,+5V,T,1,T,3,T,4,Y,D,3,2. 工作原理,1V,T,2,、T,4,截止,负载电流（拉电流）,(2) 输入端有任一低电平“0”(0.3V),(0.3V),“1”,“0”,输入有低,“0”,输出为高,“1”,流过 E结的电流为正向电流,V,Y,5-0.7-0.7,=3.6V,5V,有“0”出“1”,全“1”出“0”,“与非”逻辑关系,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“与非” 门逻辑状态表,Y=A B C,逻辑表达式：,Y,&,A,B,C,“与非”门,(1) 电压传输特性：,输出电压,U,O,与输入电压,U,i,的关系。,C,D,E,3. TTL“与非”门特性及参数,电压传输特性,测试电路,0,1,2,3,1,2,3,4,U,i,/V,U,O,/V,&,+5V,U,i,U,o,V,V,A,B,(2)TTL“与非”门的参数,电压传输特性,输出高电平电压,U,OH,和输出低电平电压,U,OL,A,B,C,D,E,U,O,/V,0,0.5,1.3,1.4,0.3,3.6,U,i,/V,(1),U,i,1.4V,U,0,=0.3V,TTL“与非”门的参数,典型值3.6V，,2.4V为合格,典型值0.3V，,0.4V为合格,输出高电平电压,U,OH,输出低电平电压,U,OL,(a),输出高电平电压,U,OH,和输出低电平电压,U,OL,A,B,C,D,E,U,O,/V,0,0.5,1.3,1.4,0.3,3.6,U,i,/V,电压传输特性,( c )输入高电平电流,I,IH,和输入低电平电流,I,IL,当某一输入端接,高电平,，其余输入端接低电 平时，,流入该输入端的电流，,称为高电平输入电流,I,IH,（,A）。,当某一输入端接,低电平,，,其余输入端接高电平时，,流出该输入端的电流，,称为低电平输入电流,I,IL,（mA）。,(b),扇出系数,N,O,例：估算图示电路扇出系数,N,O,&,&,&,G,P,G,1,G,n,已知门电路的参数如下：,I,oH,/,I,oL,=1.0mA/-20mA,I,iH,/,I,iL,=50,A/-1.43mA,试求门,G,P,扇出系,N,O,解：讨论这类问题时，要对,G,P,门输出低电平和高电平情况，分别讨论，然后取两个数中较小的作为,扇出系,N,O,例：估算图示电路扇出系数,N,O,已知门电路的参数如下：,I,oH,/,I,oL,=1.0mA/-20mA,I,iH,/,I,iL,=50,A/-1.43mA,试求门,G,P,扇出系,N,O,G,P,门输出高电平时，后接的每个门流入的电流为2,I,iH,，则可带的同类门的个数,N,OH,应为：,+5V,I,iH,例：估算图示电路扇出系数,N,O,已知门电路的参数如下：,I,oH,/,I,oL,=1.0mA/-20mA,I,iH,/,I,iL,=50,A/-1.43mA,试求门,G,P,扇出系,N,O,G,P,门输出低电平时，负载门流入的电流为流出的灌电流，,I,iL,I,iS,，因此,I,iL,的大小与门输入端的并接数量无关，,N,OL,应为：,+5V,I,iL,门,G,P,扇出系,N,O,=10,(d),平均传输延迟时间,t,pd,50%,50%,t,pd1,t,pd2,TTL,的,t,pd,约在 10ns 40ns，此值愈小愈好。,输入波形,u,i,输出波形,u,O,20.3.3 三态输出“与非”门,当控制端为高电平,“1”,时，实现正常的“与非”逻辑关系,Y,=,AB,“1”,控制端,D,E,1. 电路,截止,T,4,Y,R,3,D,3,A,B,R,4,R,2,R,1,T,3,T,2,+5V,T,1,20.3.3 三态输出“与非”门,“0”,D,E,1. 电路,导通,1V,1V,截止,截止,当控制端为低电平,“0”,时，输出,Y,处于开路状态，也称为高阻状态。,T,4,Y,R,3,D,3,A,B,R,4,R,2,R,1,T,3,T,2,+5V,T,1,&,Y,E,B,A,逻辑符号, ,0,高阻,0,0,1,1,0,1,1 1,1,0,1 1,1,1,1 0,表示任意态,20.3.3 三态输出“与非”门,三态输出“与非”状态表,A,B,E,Y,输出高阻,功能表,三态门应用：,可构成多路开关，数据双向传递，多路数据分时传送等。,总线,&,A,0,&,&,A,1,A,2,顺序脉冲发生器,Y,0,Y,1,Y,7,D,0,D,1,D,7,三态门应用：,实现数据双向传输,如图所示：,G,1,1,A,B,1,1,1,1,E,G,4,G,2,G,3,G,5,EN,EN,当E=0时，信号由A传至B；,当E=1时，信号由B传至A；,1. 电路,有源负载,&,Y,C,B,A,逻辑符号,T,4,Y,R,3,A,B,C,R,2,R,1,T,2,+5V,T,1,R,L,U,20.3.4 集电极开路“与非”门电路(OC,门),OC,门的特点：,1.输出端可直接驱动负载,如：,Y,&,C,B,A,KA,+24V,KA,220,2.几个输出端可直接相联,&,A,1,B,1,C,1,Y,1,&,A,2,B,2,C,2,Y,2,&,A,3,B,3,C,3,Y,3,U,R,L,Y,“1”,“0”,“0”,“0”,“0”,OC,门的特点：,1.输出端可直接驱动负载,如：,Y,&,C,B,A,KA,+24V,KA,220,2.几个输出端可直接相联,&,A,1,B,1,C,1,Y,1,&,A,2,B,2,C,2,Y,2,&,A,3,B,3,C,3,Y,3,U,R,L,Y,“1”,“0”,“0”,“1”,“线与”,功能,0,20.4.1 CMOS 非,门电路,D,S,G,S,D,G,+,U,DD,A,Y,T,1,T,2,PMOS管,NMOS管,CMOS 管,负载管,驱动管,(互补对称管),A,=“1”,时，,T,1,导通，,T,2,截止，,Y,=“0”,A,=“0”,时，,T,1,截止，,T,2,导通，,Y,=“1”,Y= A,20.4 C,MOS,门电路,20.3.2. CMOS“与,非”门电路,“1”,“0”,B“0”,全“1”,Y=A B,+,U,DD,B,Y,T,2,A,T,1,T,4,T,3,导通,截止,S,G,D,S,G,D,20.3.2. CMOS“与,非”门电路,Y=A B,+,U,DD,B,Y,T,2,A,T,1,T,4,T,3,S,G,D,S,G,D,存在问题：当变量数增多时，1）造成电路输出特性的不对称，2）会引起输出低电平的上升，导致噪声容限的下降。,解决办法：加缓冲电路,20.3.3. 带缓冲门的CMOS“与,非”门电路,Y,+,U,DD,T,3,A,T,1,B,T,2,T,4,S,G,D,S,G,D,1,1,1,如CC4011,20.3.3. CMOS“或,非”门电路,B“1”,“0”,全“0”,“1”,Y=A+B,Y,+,U,DD,T,3,A,T,1,B,T,2,T,4,S,G,D,S,G,D,导通,截止,20.3.2. 带缓冲门的CMOS“或,非”门电路,+,U,DD,B,Y,T,2,A,T,1,T,4,T,3,S,G,D,S,G,D,1,1,1,如CC4001,20.4.5. 三态输出CMOS,门电路,Y=A,+,U,DD,E,Y,T,1,A,T,1,T,2,1,T,2,截止,截止,为高阻状态,当E=1时,当E=0时,双向总线数据传输,如图所示：,当E=1时，信号由A 从,G,1,输入，经总线到,G,2,输出；,当E=0时，信号由B 从,G,3,输入，经总线到,G,4,输出；,A,B,1,E,G,2,A,1,G,3,EN,1,EN,G,1,1,1,G,4,EN,EN,B,20.4.4.CMOS传输,门电路,U,DD,u,i,T,1,T,2,C,C,u,O,控制极,控制极,（1）电路,（2）工作原理,设：,10V,0V,可见,u,i,在010V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通）,u,i,可传输到输出端，即,u,O,=,u,i,，所以COMS传输门可以传输模拟信号，也称为,模拟开关,。,（07V）,导通,（310V）,导通,U,DD,u,i,T,1,T,2,C,C,u,O,控制极,控制极,0V,10V,可见,u,i,在010V连续变化时，两管子均截止，传输门关断，（相当于开关断开）,u,i,不能传输到输出端。,（010V）,截止,截止,结论：,C,=“1”(,C,=“0”),时传输门开通。,C,=“0”(,C,=“1”),时传输门关断。,（2）工作原理,设：,20.4.4.CMOS传输,门电路,TG,u,i,u,O,C,C,逻辑符号,开关电路,TG,u,i,u,i,C,C,1,“1”,开通,TG,u,i,u,i,C,C,1,“0”,关断,20.4.4.CMOS传输,门电路,CMOS电路优点,(1) 静态功耗低（每门只有10,-5,mW, TTL每门10mW),(2) 抗干扰能力强,(3) 扇出系数大,TTL电路优点,(1) 速度快,(2) 抗干扰能力强,(3) 带负载能力强,20.4.6 几个实际问题,1. CMOS门电路与TTL门电路性能的比较,2. 门电路多余输入端的处理,一般不允许多余输入端悬空（相当于高电平）以防引入干扰信号。,(1) 对与逻辑门电路，应将多余端经电阻（13K)或直接接正电源。,(2) 对或逻辑门电路，应将多余端接地。,(3) 如果前级有足够的驱动能力，也可将多余端与信号输入端联在一起。,3. CMOS与TTL门电路的连接,(1) CMOS电路驱动TTL电路,由于 CMOS电路的驱动电流小（0.51mA），而TTL的输入电流大（1.6mA），即I,oLmax, I,iLmax,所以需对CMOS电路的输出电流进行调整，（）中间加驱动级。（）采用漏极开路的CMOS门驱动。,由于TTL电路的输出高电平低（2.4V），而CMOS的输入高电平高（3.5V），即U,oHmin,1,C,B,A,20.5.3 逻辑函数的化简,由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若,经过简化，则可使用较少的逻辑门实现同样的逻辑功能。,从而,可节省器件，降低成本，提高电路工作的可靠性。,利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。,化简方法,公式法,卡诺图法,1.用 “与非”门构成基本门电路,(2)应用“与非”门构成“或”门电路,(1) 应用“与非”门构成“与”门电路,A,Y,&,B,&,B,A,Y,&,&,&,由逻辑代数运算法则：,由逻辑代数运算法则：,&,Y,A,(3) 应用“与非”门构成“非”门电路,(4) 用“与非”门构成“或非”门,Y,B,A,&,&,&,&,由逻辑代数运算法则：,例1：,化简,2.应用逻辑代数运算法则化简,（1）并项法,例2：,化简,（2）配项法,例3：,化简,（3）加项法,（4）吸收法,吸收,例4：,化简,例5：,化简,吸收,吸收,吸收,吸收,3.应用卡诺图化简,卡诺图:,是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。,（1）最小项：,对于,n,输入变量有,2,n,种组合, 其相应的乘积项也有,2,n,个，则每一个,乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。,在卡诺图的行和列分别标出变量及其状态。,(2) 卡诺图,B,A,0,1,0,1,二变量,BC,A,00,1,0,01,11,10,三变量,二进制数对,应的十进制,数编号,AB,00,01,11,10,CD,00,01,11,10,四变量,任意两,个相邻,最小项,之间只,有一个,变量改变,( 2)卡诺图,（a)根据状态表画出卡诺图,如:,A,BC,00,1,0,01,11,10,1,1,1,1,将输出变量为“1”的填入对应的小方格,为“0”的可不填。,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,( 2)卡诺图,（b)根据逻辑式画出卡诺图,A,BC,00,1,0,01,11,10,1,1,1,1,将逻辑式中的最小项分别用“1”填入对应的小方格。如果逻辑式中最小项不全，可不填。,如:,注意：,如果逻辑式不是由最小项构成，一般应先化为最小项，或按,例7,方法填写。,( 3)应用卡诺图化简逻辑函数,A,BC,00,1,0,01,11,10,1,1,1,1,例6.,用卡诺图表示并化简。,解：,(a)将取值为“1”的相邻小方格圈成圈，,步骤,1.卡诺图,2.合并最小项,3.写出最简“与或”逻辑式,(b)所圈取值为“1”的相邻小方格的个数应为,2,n,，(,n,=0,1,2),( 3)应用卡诺图化简逻辑函数,A,BC,00,1,0,01,11,10,1,1,1,1,解：,三个圈最小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的,相同变量，,而消去,相反变量。,00,A,BC,1,0,01,11,10,1,1,1,1,解：,写出简化逻辑式,多余,AB,00,01,11,10,CD,00,01,11,10,1,1,1,1,相邻,例6.,应用卡诺图化简逻辑函数,(1),(2),解：,写出简化逻辑式,AB,00,01,11,10,CD,00,01,11,10,1,例7.,应用卡诺图化简逻辑函数,1,1,1,1,1,1,1,1,1,含,A,均填“1”,注意：,1.圈的个数应最少,2.每个“圈”要最大,3.每个“圈”至少要包含一个未被圈过的最小项。,20.6,组合逻辑电路的分析与综合,组合逻辑电路：,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,X,1,X,n,X,2,Y,2,Y,1,Y,n,. . .,. . .,组合逻辑电路,输入,输出,20.6.1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例 1：,分析下图的逻辑功能,(1) 写出逻辑表达式,Y,=,Y,2,Y,3,=,A AB B AB,.,.,.,A B,.,.,A B,.,A,.,.,A B,B,Y,1,.,A,B,&,&,&,&,Y,Y,3,Y,2,.,.,(2) 应用逻辑代数化简,Y =,A AB B AB,.,.,.,=,A AB +B AB,.,.,=,AB +AB,反演律,=,A,(,A+B,) +,B,(,A+B,),.,.,反演律,=,A AB +B AB,.,.,(3) 列逻辑状态表,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,Y=,AB +AB,=,A B,逻辑式,(4) 分析逻辑功能,输入,相同,输出为,“0”，,输入,相异,输出为,“1”，,称为,“异或”逻辑,关系。这种电路称“异或”门。,=1,A,B,Y,逻辑符号,(1) 写出逻辑式,例 2：,分析下图的逻辑功能,.,A,B,.,Y,=,AB AB,.,A,B,化简,&,&,1,1,.,B,A,Y,&,A,B,=,AB +AB,(2) 列逻辑状态表,Y= AB +AB,(3) 分析逻辑功能,输入,相同,输出为,“1”,输入相异输出为,“0”,称为“判一致电路”,(“同或门”),可用于判断各输入端的状态是否相同。,=,A B,逻辑式,=1,A,B,Y,逻辑符号,=,A B,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,例3：,分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,A,写出逻辑式：,=,AC +BC,Y=,AC BC,设：,C,=1,封锁,打开,选通,A,信号,B,Y,&,&,1,.,B,A,&,C,0,0,1,设：C=0,封锁,选通,B,信号,打开,例 3：,分析下图的逻辑功能,B,写出逻辑式：,=,AC +BC,Y=,AC BC,20.6.2 组合逻辑电路的综合,根据逻辑功能要求,逻辑电路,设计,(1) 由逻辑要求，列出逻辑状态表,(2) 由逻辑状态表写出逻辑表达式,(3) 简化和变换逻辑表达式,(4) 画出逻辑图,设计步骤如下：,例1：,设计一个三变量奇偶检验器。,要求:,当输入变量,A、B、C,中有奇数个同时为“1”时，输出为“1”，否则为 “0”。用“与非”门实现。,(,1) 列逻辑状态表,(2) 写出逻辑表达式,取,Y,=“1”( 或,Y,=“0” ) 列逻辑式,取,Y,= “1”,对应于,Y,=1，,若输入变量为,“1”,，,则取输入变量本身(如,A,)；,若输入变量为,“0”,则取其反变量(如,A,)。,0 0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,(3) 用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,A,BC,00,1,0,01,11,10,1,1,1,1,由卡图诺可知，该函数不可化简。,0 0 0 0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1 0,1 0 0,1,1 0 1 0,1 1 0 0,1 1 1,1,(4),逻辑图,Y,C,B,A,0,1,1,0,0,1,1,1,1,1,0,&,&,&,&,&,&,&,&,1,0,1,0,例 2:,某工厂有,A、B、C,三个车间和一个自备电站，站内有两台发电机,G,1,和,G,2,。,G,1,的容量是,G,2,的两倍。如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。试画出控制,G,1,和,G,2,运行的逻辑图。,设：,A、B、C,分别表示三个车间的开工状态：,开工为“1”，不开工为“0”；,G,1,和,G,2,运行为“1”，不运行为“0”。,(1) 根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取,“0”、“1”,的含义,。,逻辑要求：如果一个车间开工，只需,G,2,运行即可满足要求；如果两个车间开工，只需,G,1,运行，如果三个车间同时开工，则,G,1,和,G,2,均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1) 根据逻辑要求列状态表,0,1,1,1,0,0,1,0,1,0,0,0,1,1,0,1,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,A B C,G,1,G,2,(2) 由状态表写出逻辑式,A,BC,00,1,0,01,11,10,1,1,1,1,或由卡图诺可得相同结果,(3) 化简逻辑式可得：,1 0 1,0 0 1,0 1 0,0 1 1,1 0 0,1 1 0,1 1 1,0 0 0,0,1,1,1,0,0,1,0,A B C,G,1,G,2,1,0,0,0,1,1,0,1,(4) 用“与非”门构成逻辑电路,由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。,A,BC,00,1,0,01,11,10,1,1,1,1,(5) 画出逻辑图,A,B,C,A,B,C,&,&,&,&,&,&,&,&,&,G,1,G,2,20.7,加法器,20.7.1 二进制,十进制：09十个数码，“逢十进一”。,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,在数字电路中，为了把电路的两个状态 (,“1”态和“0”态,)与数码对应起来，采用,二进制,。,二进制：,0，1两个数码，“逢二进一”。,20.7,加法器,加法器:,实现二进制加法运算的电路,进位,如：,0,0,0,0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来的进位,半加器实现,要考虑低位,来的进位,全加器实现,20.7.1 半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,A,B,两个输入,表示两个同位相加的数,两个输出,S,C,表示半加和,表示向高位的进位,逻辑符号：,半加器：,CO,A,B,S,C,半加器逻辑状态表,A,B,S,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,逻辑表达式,逻辑图,&,=1,.,.,A,B,S,C,20.7.2 全加器,输入,A,i,表示两个同位相加的数,B,i,C,i,-1,表示低位来的进位,输出,表示本位和,表示向高位的进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,A,i,B,i,C,i-1,S,i,C,i,CO,CI,(1) 列逻辑状态表,(2) 写出逻辑式,A,i,B,i,C,i-1,S,i,C,i,0 0 0 0 0,0 0 1,1,0,0 1 0,1,0,0 1 1 0,1,1 0 0,1,0,1 0 1 0,1,1 1 0 0,1,1 1 1,1,1,逻辑图,&,=1,1,A,i,C,i,S,i,C,i-1,B,i,&,&,半加器构成的全加器,1,B,i,A,i,C,i-1,S,i,C,i,C,O,C,O,（三）集成全加器,14 13 12 11 10 9 8,1 2 3 4 5 6 7,74LS,183,14 13 12 11 10 9 8,1 2 3 4 5 6 7,C661,双全加器外引线排列图,二、 加法器,实现多位二进制数相加的电路，称为加法器。,（一）四位串行加法器,根据进位的方式不同，有串行加法器和超前进位加法器。,A,3,B,3,S,3,C,3,CO,CI,A,2,B,2,S,2,C,2,CO,CI,A,1,B,1,S,1,C,1,CO,CI,A,3,B,3,C,0-1,S,0,C,0,CO,CI,优点：电路简单，缺点速度慢。,如：,+,A,3,A,2,A,0,A,1,B,3,B,2,B,0,B,1,S,3,S,2,S,0,S,1,C,3,C,2,C,0,C,1,实质：将进位用两个加数的各位状态直接表示出来。,（二）四位超前进位加法器,A,2,B,2,S,3,CI,A,1,B,1,S,3,CI,A,0,B,0,S,3,CI,超前进位电路,C,3,C,0-1,四位二进制超前加法器外引线排列图,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,CC,4008,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS283,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS283,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS283,把二进制码按一定规律编排，使每组代码具有一特定的含义，,称为编码。,具有编码功能的逻辑电路称为编码器。,n,位二进制代码有,2,n,种组合，可以表示,2,n,个信息。,要表示,N,个信息所需的二进制代码应满足,2,n,N,将输入信号编成二进制代码的电路。,2,n,个,n,位,编码器,高低电平信号,二进制代码,例：,设计一个编码器，满足以下要求：,(1) 将,I,0,、,I,1,、,I,7,8个信号编成二进制代码。,(2) 编码器每次只能对一个信号进行编码，不,允许两个或两个以上的信号同时有效。,(3),设输入信号高电平有效。,0 0 1,0 1 1,1 0 1,0 0 0,0 1 0,1 0 0,1 1 0,1 1 1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,(2) 列编码表：,输入,输 出,Y,2,Y,1,Y,0,(3) 写出逻辑式并转换成“与非”式,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,=,I,4,I,5,I,6,I,7,.,.,.,=,I,4,+,I,5,+,I,6,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,=,I,2,I,3,I,6,I,7,.,.,.,=,I,2,+,I,3,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,=,I,1,I,3,I,5,I,7,.,.,.,=,I,1,+,I,3,+,I,5,+,I,7,(4) 画出逻辑图,1,0,0,0,0,0,0,0,1,1,1,I,7,I,6,I,5,I,4,I,3,I,1,I,2,&,&,&,1,1,1,1,1,1,1,Y,2,Y,1,Y,0,将十进制数 09 编成二进制代码的电路,表示十进制数,4位,10个,编码器,高低电平信号,二进制代码,0,0,0,输 出,输 入,Y,1,Y,2,Y,0,0,(,I,0,),1,(,I,1,),2,(,I,2,),3,(,I,3,),4,(,I,4,),5,(,I,5,),6,(,I,6,),7,(,I,7,),8,(,I,8,),9,(,I,9,),Y,3,0,0,0,1,1,1,0,1,0,0,0,0,1,1,1,1,0,0,0,1,1,0,1,1,0,0,0,0,0,0,0,0,0,0,1,1,1,8421BCD码编码表,写出逻辑式并化成“或非”门和“与非”门,Y,3,=,I,8,+,I,9,.,=,I,4,+,I,6,I,5,+,I,7,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,+,I,9,.,=,I,1,+,I,9,I,3,+,I,7,I,5,+,I,7,.,.,=,I,2,+,I,6,I,3,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,画出逻辑图,1,0,0,0,0,0,0,0,0,1,1,1,0,1,1,0,1,0,0,1,&,&,&, 1, 1, 1, 1, 1, 1,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,Y,3,Y,2,Y,1,Y,0,法二：,+5V,&,Y,3,&,Y,2,&,Y,1,&,Y,0,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,1K,10,S,0,0,1,S,1,2,S,2,3,S,3,4,S,4,5,S,5,6,S,6,7,S,7,8,S,8,9,S,9,当有,两个或两个以上,的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,CT74LS,4147 编码器功能表,I,9,Y,0,I,8,I,7,I,6,I,5,I,4,I,3,I,2,I,1,Y,1,Y,2,Y,3,1 1 1 1 1 1 1 1 1 1 1 1 1,输 入 (,低电平有效),输 出(,8421反码,),0, , ,0 1 1 0,1,0, , ,0 1 1 1,1 1,0, , ,1 0 0 0,1 1 1,0, ,1 0 0 1,1 1 1 1,0, ,1 0 1 0,1 1 1 1 1,0, ,1 0 1 1,1 1 1 1 1 1,0,1 1 0 0,1 1 1 1 1 1 1,0,1 1 0 1,1 1 1 1 1 1 1 1,0,1 1 1 0,例:,CT74LS,147集成优先编码器(10线-4线),T4147,引脚图,低电平,有效,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,CT74LS,4147,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS,148,74LS,348,为选通输入端，低电平有效,编码器工作,输出均被锁定在高电平,为选通输出端，只有当所有的编码输入都为高电平，且 =0时， ，表示无编码信号输入，级连时可以扩展优先编码功能。,为优先扩展输出端，级连时可作输出位的扩展端,只要有任何一个编码输入，且 =0时， 表示有编码信号输入,74LS,148（1）,74LS,148（2）,&,&,&,&,Y,3,Y,2,Y,1,Y,0,（2）有编码为0，无编码时为1,0,1,1,1,0,1,1,0,20.9,译码器和数字显示,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,21.10.1 二进制译码器,8个,3位,译码器,二进制代码,高低