大连理工大学自动化系微机原理-5

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机原理讲义,*,计算机原理讲义,1,大连理工大学自动化系,微机原理,计算机原理讲义,2,第五章 半导体存储器及其接口,5.1,存储器概述,5,.2 RAM,电路结构,5.3 8086,存储器系统,计算机原理讲义,3,微型机的存储系统,将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来,构成存储系统,系统的存储速度接近最快的存储器，容量接近最大的存储器。,5.1,存储器概述,计算机原理讲义,4,存储器的层次结构,微机拥有不同类型的存储部件,由上至下容量越来越大，但速度越来越慢,寄存器堆,高速缓存,主存储器,联机外存储器,脱机外存储器,快,慢,小,大,容量,速度,CPU,内核,计算机原理讲义,5,计算机存储器分类,（一）按材料分类,磁性存储器,如磁盘（软盘、硬盘）、磁带、磁芯,光盘,CDROM,只读光盘：容量大、适合存放系统软件,CDRAM,读写光盘：容量大、可改写、适合较高档计算机的外存,计算机原理讲义,6,半导体存储器,体积小，速度快，功耗低，是计算机,的,主,要,存,储器。,CACHE,、,ROM,、,RAM,均是半导体存储器，由大规模集成电路制成。,存储器是计算机中用来记录信息的设备。由能够表示二进制数“,0”,和“,1”,的、具有记忆功能的一些物理器件组成,能存放一位二进制数的物理器件称为一个存储元,若干存储元构成一个存储单元,计算机原理讲义,7,（二）按在计算机中的位置分类,内部存储器（内存）,存放当前运行的程序和数据。,通常直接与系统总线相连,，特点,：,快，容量小，随机存取，,CPU,可直接访问,。,可细分为：,内部,CACHE,在,CPU,内作为一个高速的指令或数据缓冲区。一级,CACHE,，二级,CACHE,均指内部,CACHE,。,外部,CACHE,通常制作在主板上，比主存储器的速度快，介于内部,CACHE,和主存之间的一个缓冲区。,计算机原理讲义,8,主存储器,计算机系统主要使用的空间。,要求速度快，体积小，容量大。一般为半导体存储器,。,外部存储器,存放非当前使用的程序和数据。,通常是通过总线接口电路与系统总线相连,。特点,：,慢，容量大，顺序存取,/,块存取,。,需调入内存后,CPU,才能访问,。,要求容量大,、,掉电信息不丢失，速度可以慢些,。如,磁盘、光盘,计算机原理讲义,9,半导体存储器,（一）按器件分类,双极性,TTL,电路,速度较快,(10,50,n,s),、集成度低、功耗大、成本高,MOS,NMOS,和,CMOS,两种，,现大量使用,CMOS,存储器，存储速度可达几纳秒。,特点：集成度高,(,单片可达,1Gb),、功耗小、成本低,计算机原理讲义,10,（二）按存储功能分类,读写存储器,随机读写存储器,(RAM Random Access Memory),可对任一单元进行读写，是计算机主存储器,。,62*,系列,先进后出存储器（,LIFO Last In First Out,）,寄存器、堆栈,先进先出存储器（,FIFO First In First Out,）,寄存器、队列,计算机原理讲义,11,只读存储器（,ROM Read Only Memory,）,只能读（用特殊方法可写入），掉电信息不丢失，可作为主存储器存放系统软件和数据等。,ROM,可分为：,固定,ROM,（掩膜,ROM,）,由制造厂家固化内容，不可修改,可编程只读存储器,PROM,由用户固化内容，但不可修改,计算机原理讲义,12,紫外线擦除只读存储器,EPROM,27*,系列：,2716,、,2732,、,2764,，, 27040,电擦除只读存储器,EEPROM,、,FLASH,EEPROM,（,28*,系列）：,2817,、,28C64,、,28C256,FLASH,：,29F010,、,29F020,计算机原理讲义,13,半导体,存储器,只读存储器,（,ROM,）,随机存取存储器,（,RAM,）,静态,RAM,（,SRAM,）,动态,RAM,（,DRAM,）,非易失,RAM,（,NVRAM,）,掩膜式,ROM,一次性可编程,ROM,（,PROM,）,紫外线擦除可编程,ROM,（,EPROM,）,电擦除可编程,ROM,（,EEPROM,）,计算机原理讲义,14,（三）半导体存储器的容量,表示存储器容量常用：字*位数,字：一个独立的信息单元，有独立统一的地址。,位数：一个信息单元的二进制长度（一般为,1,位、,4,位、,8,位）,例 一片,62256,为,RAM,存储器，容量为：,32,K*8,地址线,15,根,数据线,8,根,RAM,的控制信号线,3,根,(,WE,、,OE,、,CE,),计算机原理讲义,15,地,址,寄,存,地,址,译,码,存储体,控制电路,AB,数,据,寄,存,读,写,电,路,DB,OE,WE,CS,存储体,存储器芯片的主要部分，用来存储信息, 地址译码电路,根据输入的地址编码来选中芯片内某个特定的存储单元,片选和读写控制逻辑,选中存储芯片，控制读写操作,计算机原理讲义,16,存储体,每个存储单元具有一个唯一的地址，可存储,1,位（位片结构）或多位（字片结构）二进制数据,存储容量与地址、数据线个数有关：,芯片的存储容量,2,M,N,存储单元数,存储单元的位数,M,：芯片的,地址线根数,N,：芯片的,数据线根数,计算机原理讲义,17,译码器,A,5,A,4,A,3,A,2,A,1,A,0,63,0,1,存储单元,64,个单元,行译码,A,2,A,1,A,0,7,1,0,列译码,A,3,A,4,A,5,0,1,7,64,个单元,单译码,双译码,单地址译码结构,双地址译码结构,双译码可简化芯片设计,主要采用的译码结构,地址译码电路,计算机原理讲义,18,片选和读写控制逻辑,片选端,CS,或,CE,有效时，可以对该芯片进行读写操作,输出,OE,控制读操作。有效时，芯片内数据输出,该控制端对应系统的读控制线,写,WE,控制写操作。有效时，数据进入芯片中,该控制端对应系统的写控制线,计算机原理讲义,19,5.2 RAM,电路结构,基本概念,MOS,型,RAM,一般可分为：,SRAM,（静态,RAM,）,使用触发器存储信息，速度快,。如：,6264 8k*8,、,62256 32K*8,、,62010 128K*8,DRAM,（动态,RAM),使用电容存储信息，速度慢，因电容有漏电，所以需要定时刷新,。,DRAM,的刷新是按行进行刷新的。计算机中的主存多以,DRAM,为主。,计算机原理讲义,20,计算机内存的两种常见形式,计算机上把内存芯片集成在一小条印刷电路板上，称为,内存条,。,常见的有,30,线、,72,线、,168,线、,200,线。这是指内存条与主板插接时有多少个接点（又称金手指）,计算机原理讲义,21,SIMM,：单列存储器模块。只将芯片做在电路板的一边,DIMM,：双列存储器模块。将内存芯片做在内存条两边，即电路板两边。,计算机原理讲义,22,存储器的内部译码,一个,1K*1,的存储器，具有,1024,个存储单元，每个单元为,1,位，存储器内部寻址可用,单地址译码,和,双地址译码,两种方式。,单地址译码,方法：,由,10,根线产生,1024,根存储单元选择线，每根线选中一个存储单元。,缺点：,引线太多，译码器为,10:1024,制造较困难,计算机原理讲义,23,单地址译码,A0,A1,A2,A3,A4,A5,A6,A7,A8,A9,CE,OE,WE,0,1,1023,Y0,Y1,Y1023,D(I/O),读写控制电路,地,址,译,码,器,计算机原理讲义,24,双地址译码,用,5,根线译码产生,32,根行选择线，用另外,5,根线译码产生,32,根列选择线，共产生,64,根地址选择线。,注：,此时可将,RAM,看作一个矩阵，读数据时需给出,行地址信号,RAS,(Row Address Signal),和,列地址信号,CAS,(Column Address Signal),。通常先给,RAS,，再给,CAS,，经过一段时间延时，便可以在数据端读出数据,容量特别大时可采用多地址译码,计算机原理讲义,25,A0,A1,A2,A3,A4,Y0,31-0,Y31,CE,OE,WE,D(I/O),读写,控制,电路,行,译,码,器,0-0,0-31,31-31,A5,A6,A7,A8,A9,X0,X31,列译码器,由两个,5:32,译码器组成行列形式选中单元，减少了引线,计算机原理讲义,26,基本存储单元,NMOS,静态,RAM,的存储器单元电路如下,计算机原理讲义,27,说明：,T1,T2,为开关管，,T3,T4,为负载管，导通电阻,r3,r4r1,r2,。,T1T3,和,T2T4,构成两个反向器按正反馈连接，构成触发器。,Xi,高电平，,T5,T6,及其他与,Xi,相联的开关管导通，每一单元与数据线相连。Yi为高电平，,T7,T8,导通，此时仅有,XiYi,单元与外部数据线连通，可对该单元进行读写。,计算机原理讲义,28,典型存储器芯片和译码芯片,（一）62256,32K*8,的,CMOS,静态,RAM,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,A14,A12,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,GND,D3,D4,D5,D6,D7,CS,A10,OE,A11,A9,A8,A13,WE,VCC,62256,引脚图,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,OE,CS,WE,D7,D6,D5,D4,D3,D2,D1,D0,62256,逻辑图,输入,L,L,L,高阻,H,H,L,输入,H,L,L,输出,L,H,L,高阻,H,D7D0,OE,WE,CS,62256,工作表,计算机原理讲义,29,（,二,）,27,256,32K*8 EPROM,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,Vpp,A12,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,GND,D3,D4,D5,D6,D7,CE,A10,OE,A11,A9,A8,A13,A14,VCC,27256,引脚图,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,CE,OE,D7,D6,D5,D4,D3,D2,D1,D0,27256,逻辑图,计算机原理讲义,30,（三）,74LS138,3-8,译码器,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,A,B,C,G2A,G2B,G1,Y7,GND,Y6,Y5,Y4,Y3,Y2,Y1,Y0,VCC,74LS138,引脚图,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,G1,G2A,G2B,C,B,A,74LS138,原理图,引脚功能,片选信号：,G1G2AG2B,C,、,B,、,A,译码,Y0,到,Y7,有效,计算机原理讲义,31,一、存储器与,CPU,连接时要考虑的问题,1,、存储器的容量,一个大的存储器系统有几十、几百,M,字节，可根据实际需要来设计存储器的容量。,2,、存储空间的安排,微机内存包括,ROM,区和,RAM,区，它们都由许多芯片组成，所以要安排地址空间，即地址分配；每个存储器芯片还需要片选信号，这些信号如何产生等问题。,5.3 8086,存储器系统,计算机原理讲义,32,3,、,CPU,总线的负载能力,通常,CPU,总线的负载能力是一个,TTL,器件或,20,个,MOS,器件，当总线上接的器件很多，超过允许值时，应该在总线上加接缓冲器或驱动器，以增加,CPU,的负载能力。,4,、,CPU,的时序和存储器速度之间的配合,CPU,执行存储器读写指令都有固定的时序，为保证,CPU,读写存储器的准确性，存储器的速度必须与,CPU,匹配。,计算机原理讲义,33,8086,存储器空间,8086,系统有,20,根地址线，,16,根数据线，寻址空间为,1,MB,偶地址数据,由数据线低8位传送,奇地址数据由数据线高8位传送,奇,、,偶地址数据存取分别由,BHE,和,A0,控制,(,见下表,),计算机原理讲义,34,计算机原理讲义,35,当,A,0,=0,时，选择偶地址存储体。偶地址存储体与数据总线的低,8,位,(D,7,D,0,),相连，所以从低,8,位数据总线读,/,写一个字节。,当,BHE=0,时，选择访问奇地址存储体，奇地址存储体与数据总线高,8,位,(D,15,D,8,),相连，所以由高,8,位数据总线读,/,写一个字节。,当,A,0,=0,，,BHE=0,时，访问两个存储体，读,/,写一个字。,计算机原理讲义,36,BHE,A0,操 作,所用总线,0,0,从偶地址读,/,写一个字,D15,D0,1,0,从偶地址读,/,写一个字节,D7,D0,0,1,从奇地址读,/,写一个字节,D15,D8,从奇地址读,/,写一个字,0,1,读,/,写低字节,D15,D8,1,0,读,/,写高字节,D7,D0,存储器连接的控制信号,MEMR,MEMW,M/IO,RD,WR,存储器读命令,存储器写命令,计算机原理讲义,37,存储器连接,存储芯片的数据线,存储芯片的地址线,存储芯片的片选端,存储芯片的读写控制线,计算机原理讲义,38,1.,存储芯片数据线的处理,若芯片的数据线位数与系统数据总线位数相同：,一次可从芯片中访问到,相应,位数数据,全部数据线与系统数据总线相连,若芯片的数据线小于系统数据总线位数：,一次不能从一个芯片中访问到,总线位数的,数据,利用多个芯片扩充数据位,这个扩充方式简称,“,位扩充,”,计算机原理讲义,39,位扩充,2114,（,1,）,A,9,A,0,I/O,4,I/O,1,片选,D,3,D,0,D,7,D,4,A,9,A,0,2114,（,2,）,A,9,A,0,I/O,4,I/O,1,CE,CE,多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数,其它连接都一样,这些芯片应被看作是一个整体,常被称为,“,芯片组,”,演示,计算机原理讲义,40,存储芯片的位扩充,计算机原理讲义,41,2.,存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连,寻址时，这部分地址的译码是在存储芯片内完成的，称为,“,片内译码,”,000H,001H,002H,3FDH,3FEH,3FFH,全,0,全,1,0000,0001,0010,1101,1110,1111,范围（,16,进制）,A,9,A,0,计算机原理讲义,42,(1).,存储芯片片选端的译码,存储系统常需利用多个存储芯片扩充容量，也就是扩充了存储器地址范围,进行,“,地址扩充,”,，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址,这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现,这种扩充简称为,“,地址扩充,”,或,“,字扩充,”,计算机原理讲义,43,地址扩充（字扩充）,片选端,D,7,D,0,A,19,A,10,A,9,A,0,（,2,）,A,9,A,0,D,7,D,0,CE,（,1,）,A,9,A,0,D,7,D,0,CE,译码器,0000000001,0000000000,演示,IC1: 00000-003FF,IC2: 00400-007FF,计算机原理讲义,44,存储芯片的字扩充,计算机原理讲义,45,(2),存储器空间的使用,不译码,例,1,用,2,片,27256,（,32K*8 EPROM,）组成一个,64,KB,存储器,这种译码方式将所有的地址空间都分配给了这,2,片,EP,ROM,计算机原理讲义,46,令芯片（组）的片选端常有效,不与系统的高位地址线发生联系,芯片（组）总处在被选中的状态,虽简单易行、但无法再进行地址扩充，会出现“,地址重复,”,计算机原理讲义,47,地址重复,一个存储单元具有多个存储地址的现象,原因：有些高位地址线没有用、可任意,使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个,“,可用地址,”,例如：,00000H,07FFFH,选取的原则：高位地址全为,0,的地址,高位地址译码才更好,计算机原理讲义,48,译码和译码器,译码：将某个特定的,“,编码输入,”,翻译为唯一,“,有效输出,”,的过程,译码电路可以使用,门电路组合逻辑,译码电路更多的是采用集成,译码器,常用的,2:4,译码器：,74LS139,常用的,3:8,译码器：,74LS138,常用的,4:16,译码器：,74LS154,计算机原理讲义,49,门电路译码,A1,A0,F0 F1 F2 F3,A,19,A,18,A,17,A,16,A,15,（,b,）,（,a,）,A,0,Y0,Y1,Y,计算机原理讲义,50,译码器,74LS138,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,A,B,C,E1,E2,E3,Y7,GND,Y6,Y5,Y4,Y3,Y2,Y1,Y0,Vcc,74LS138,引脚图,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,E3,E2,E1,C,B,A,74LS138,原理图,功能,连接,计算机原理讲义,51,74LS138,连接示例,E3,E2,E1,C,B,A,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,74LS138,5V,A19,A18,A17,A16,A15,计算机原理讲义,52,74LS138,功能表,片选输入,编码输入,输出,E3 E2* E1*,C B A,Y7* Y0*,1 0 0,0 0 0,11111110,（仅,Y0*,有效）,0 0 1,11111101,（仅,Y1*,有效）,0 1 0,11111011,（仅,Y2*,有效）,0 1 1,11110111,（仅,Y3*,有效）,1 0 0,11101111,（仅,Y4*,有效）,1 0 1,11011111,（仅,Y5*,有效）,1 1 0,10111111,（仅,Y6*,有效）,1 1 1,01111111,（仅,Y7*,有效）,非上述情况,11111111,（全无效）,计算机原理讲义,53,全译码,所有的系统地址线均参与对存储单元的译码寻址,包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）,采用全译码，,每个存储单元的地址都是唯一的,，,不存在地址重复,译码电路可能比较复杂、连线也较多,采用全地址译码方式，计算机的全部地址空间都可以使用,计算机原理讲义,54,A,15,A,14,A,13,A,16,C,B,A,E3,138,2764,A,19,A,18,A,17,A,12,A,0,CE,Y6,E2,E1,IO/M,1C000H,1DFFFH,全,0,全,1,0 0 0 1 1 1 0,0 0 0 1 1 1 0,地址范围,A,12,A,0,A,19,A,18,A,17,A,16,A,15,A,14,A,13,计算机原理讲义,55,例,2,用2片62256（32,K*8 RAM,）和,2,片,27256,（,32K*8 EPROM,）组成,8086,计算机存储器系统。要求,EPROM,的起始地址为,F0000H,，,RAM,的起始地址为,00000H,，,使用全地址译码方式,，试画出计算机的存储器连接图，并写出地址范围。,说明,用2片74,LS138,（三,-,八译码器）对,8086,计算机系统的高四位地址进行译码，译出,16,个存储区域。,由,A0,和,BHE,与,MEMW,信号组合产生写选通。,计算机原理讲义,56,A15,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,MEMR,A0,MEMW,BHE,D15,D14,D13,D12,D11,D10,D9,D8,D7,D6,D5,D4,D3,D2,D1,D0,A19,A18,A17,A16,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,CS,OE,WE,D7,D6,D5,D4,D3,D2,D1,D0,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,CS,OE,WE,D7,D6,D5,D4,D3,D2,D1,D0,D15,D14,D13,D12,D11,D10,D9,D8,DB,D7,D6,D5,D4,D3,D2,D1,D0,62256,62256,IC0,IC1,AB,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,CE,OE,D7,D6,D5,D4,D3,D2,D1,D0,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,CE,OE,D7,D6,D5,D4,D3,D2,D1,D0,D15,D14,D13,D12,D11,D10,D9,D8,DB,D7,D6,D5,D4,D3,D2,D1,D0,27256,27256,IC2,IC3,AB,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,G1,G2A,G2B,C,B,A,Vcc,74LS138,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,G1,G2A,G2B,C,B,A,74LS138,计算机原理讲义,57,A19A18A17A16,范 围,IC0,（偶）,IC1,（奇）,0 0 0 0,0 0 0 0,00000,0FFFFH,00000,0FFFFH,地址分配,A15,A0,IC2,（偶）,IC3,（奇）,1 1 1 1,1 1 1 1,F0000,FFFFFH,F0000,FFFFFH,X,X,X,X,X,X,X,X,计算机原理讲义,58,部分译码,小系统中一般存储器的容量仅是,CPU,寻址空间的一部分，这时可采用部分译码电路,只有部分（高位）地址线参与对存储芯片的译码,每个存储单元将对应多个地址,（地址重复），需要选取一个可用地址,可简化译码电路的设计,但系统的部分地址空间将被浪费,计算机原理讲义,59,138,A,17,A,16,A,11,A,0,A,14,A,13,A,12,(4),(3),(2),(1),2732,2732,2732,2732,C,B,A,E3,E2,E1,IO/M,CE,CE,CE,CE,Y0,Y1,Y2,Y3,A,19,A,15,A,14,A,12,A,11,A,0,一个可用地址,1,2,3,4,10,10,10,10,000,001,010,011,全,0,全,1,全,0,全,1,全,0,全,1,全,0,全,1,20000H,20FFFH,21000H,21FFFH,22000H,22FFFH,23000H,23FFFH,计算机原理讲义,60,例,3,用,2,片,62256,（,32K*8RAM,）组成一个,64,KB,存储器,译码器译码,计算机原理讲义,61,计算机原理讲义,62,IC0,和,IC1,地址为,00000,0,FFFFH,和,80000,8FFFFH,地址有重叠,计算机原理讲义,63,线译码,只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）,虽构成简单，但地址空间严重浪费,计算机原理讲义,64,计算机原理讲义,65,必然会出现地址重复,一个存储地址会对应多个存储单元,多个存储单元共用的存储地址不应使用,IC0,和,IC1,地址范围为,00000,0,FFFF,20000,2FFFF,40000,4FFFF 60000,6FFFF,80000,8FFFF A0000,AFFFF,C0000,CFFFF E0000,EFFFF,8,个区互相重叠,计算机原理讲义,66,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线,在系统中，主要与地址发生联系：包括,地址空间的选择,（接系统的,M/IO,信号）和,高位地址的译码选择,（与系统的高位地址线相关联）,对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用,计算机原理讲义,67,例,1,由2片62256（32,K*8 RAM,）组成,64,K,*8 RAM,的8086计算机存储器系统,连接（两种方式）,(,一）,控制奇偶,片的,写,使能,WE,说明,地址信号,A0,A19,和,BHE,是,8086,CPU,经,锁存器,8282,或,74,LS,373,锁存后产生的信号,数据总线,D0,D15,是,8086,CPU,的,AD0,AD15,经,8286,或,74,LS245,缓冲后产生的信号,MEMR,和,MEMW,在最小模式下由,8086,CPU,的,M/IO,和,RD,、,WR,信号产生，在最大模式下由,8288,产生,存储芯片控制线的处理,计算机原理讲义,68,计算机原理讲义,69,IC0,为偶地址存储器，其数据由数据总线低,8,位传送。,IC1,为奇地址存储器，其数据由数据总线高,8,位传送。由,A0,和,BHE,控制,写信号实现奇偶地址写操作。,A16,A19,由,74,LS138,译码选中存储器,三种情况,mov,2000h,al,向偶地址开始写一个字节,mov 2000h, ax,向偶地址开始写一个字,mov 2001h, ax,向奇地址开始写一个字,IC0,（偶）,IC1,（奇）,A19 A18 A17 A16,0 0 0 0 X X,0 0 0 0 X X,范 围,00000,0FFFFH,00000,0FFFFH,地址分配,A15,A0,计算机原理讲义,70,（二）控制奇偶片选,CS,计算机原理讲义,71,存储芯片与,CPU,的配合,存储芯片与,CPU,总线的连接，还有两个很重要的问题：,CPU,的总线负载能力,CPU,能否带动总线上包括存储器在内的连接器件,存储芯片与,CPU,总线时序的配合,CPU,能否与存储器的存取速度相配合,计算机原理讲义,72,1.,总线驱动,CPU,的总线驱动能力有限,单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动,双向传送的数据总线，可以采用三态双向驱动器来加以驱动,计算机原理讲义,73,2.,时序配合,分析存储器的存取速度是否满足,CPU,总线时序的要求,如果不能满足：,考虑更换芯片,总线周期中插入等待状态,T,W,