一任务1：普通8_3编码器1任务分析用一定位数的二进制数来表示十

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,一任务,1,：普通,8_3,编码器,1,任务分析,用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。,实现编码操作的电路称为编码器。编码器分为普通编码器和优先编码器。,普通编码器任何时刻只允许一个输入有效。特点为“或”逻辑关系。,项目,1,编码器,普通,8_3,编码器真值表：其中输入,8,个互斥的信号，输出,3,位二进制代码,2,任务实施,使用,VHDL,顺序语句，完成普通,8_3,编码器的文本编辑,：,LIBRARY IEEE;,USE IEEE.STD_LOGIC_1164.ALL;,ENTITY bianma_3 IS,PORT ( i : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 ) ;,y : OUT STD_LOGIC_VECTOR( 2 DOWNTO 0 ) );,END ENTITY bianma_3;,ARCHITECTURE ONE OF bianma_3 IS,BEGIN,PROCESS (i),BEGIN,CASE i IS,WHEN 00000001 = y y y y y y y y y = ZZZ;,END CASE;,END PROCESS;,END ARCHITECTURE ONE ;,仿真测试,二任务,2,：,8_3,优先编码器,1,任务分析,优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。其中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,以,8,_3,优先编码器为例：,设,I7,的优先级别最高，,I6,次之，依此类推，,I0,最低。,8_3,优先编码器真值表,2,任务实施,使用,VHDL,顺序语句，完成,8_3,优先编码器的文本编辑,:,LIBRARY IEEE;,USE IEEE.STD_LOGIC_1164.ALL;,ENTITY,bianma,IS,PORT ( i : IN STD_LOGIC_VECTOR( 7 DOWNTO 0 ) ;,y : OUT STD_LOGIC_VECTOR( 2 DOWNTO 0 ) );,END ENTITY,bianma,;,ARCHITECTURE ONE OF,bianma,IS,BEGIN,PROCESS (i),BEGIN,IF i(7)=1 THEN y=111;,ELSIF i(6)=1 THEN y=110;,ELSIF i(5)=1 THEN y=101;,ELSIF i(4)=1 THEN y=100;,ELSIF i(3)=1 THEN y=011;,ELSIF i(2)=1 THEN y=010;,ELSIF i(1)=1 THEN y=001;,ELSIF i(0)=1 THEN y=000;,END IF;,END PROCESS;,END ARCHITECTURE ONE ;,仿真测试,:,