CMOS工艺流程与MOS电路版图举例

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,按一下以編輯母片標題樣式,按一下以編輯母片,第二層,第三層,第四層,第五層,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,CMOS工艺流程与,MOS电路版图举例,1. CMOS工艺流程,1) 简化N阱CMOS工艺演示flash,2) 清华工艺录像：N阱硅栅CMOS工艺流程,3),双阱CMOS集成电路的工艺设计,2. 典型N阱CMOS工艺的剖面图,3.,Simplified CMOS Process Flow,4. MOS电路版图举例,1,1) 简化N阱CMOS工艺演示,2,氧化层生长,光刻1，,刻,N阱掩膜版,氧化层,P-SUB,3,曝光,光刻1，,刻,N阱掩膜版,光刻胶,掩膜版,4,氧化层的刻蚀,光刻1，,刻,N阱掩膜版,5,N阱注入,光刻1，,刻,N阱掩膜版,6,形成N阱,N阱,P-SUB,7,氮化硅的刻蚀,光刻2，刻有源区掩膜版,二氧化硅,掩膜版,N阱,8,场氧的生长,光刻2，刻有源区掩膜版,二氧化硅,氮化硅,掩膜版,N阱,9,去除氮化硅,光刻3，刻多晶硅掩膜版,FOX,N阱,10,重新生长二氧化硅（栅氧）,光刻3，刻多晶硅掩膜版,栅氧,场氧,N阱,11,生长多晶硅,光刻3，刻多晶硅掩膜版,多晶硅,N阱,12,刻蚀多晶硅,光刻3，刻多晶硅掩膜版,掩膜版,N阱,13,刻蚀多晶硅,光刻3，刻多晶硅掩膜版,多晶硅,N阱,14,P,+,离子注入,光刻4，刻,P,+,离子注入,掩膜版,掩膜版,P,+,N阱,15,N,+,离子注入,光刻5，刻,N,+,离子注入,掩膜版,N,+,N阱,16,生长磷硅玻璃,PSG,PSG,N阱,17,光刻接触孔,光刻6，,刻接触孔,掩膜版,P,+,N,+,N阱,18,刻铝,光刻7，,刻Al,掩膜版,Al,N阱,19,刻铝,V,DD,Vo,V,SS,N阱,20,光刻8，,刻压焊孔,掩膜版,钝化层,N阱,21,2) 清华工艺录像,N阱硅栅CMOS工艺流程,22,初始氧化,23,光刻1，刻N阱,24,N阱形成,N阱,25,Si,3,N,4,淀积,Si,3,N,4,缓冲用SiO,2,P-Si,SUB,N阱,26,光刻2，刻有源区，场区硼离子注入,有源区,有源区,N阱,27,场氧1,N阱,28,光刻3,N阱,29,场氧2,N阱,30,栅氧化，开启电压调整,栅氧化层,N阱,31,多晶硅淀积,多晶硅,栅氧化层,N阱,32,光刻4，刻NMOS管硅栅，,磷,离子注入形成NMOS管,N阱,NMOS管硅栅,用光刻胶做掩蔽,33,光刻5，刻PMOS管硅栅，硼离子注入及推进，形成PMOS管,N阱,PMOS管硅栅,用光刻胶做掩蔽,34,磷硅玻璃淀积,N阱,磷硅玻璃,35,光刻6，刻孔、磷硅玻璃淀积回流（图中有误，没刻出孔),N阱,36,蒸铝、光刻7，刻铝、光刻8，刻钝化孔（图中展示的是刻铝后的图形）,N,阱,Vo,V,in,V,SS,V,DD,P-SUB,磷注入,硼注入,磷硅玻璃,PMOS管硅栅,NMOS管硅栅,37,离子注入的应用,38,39,N阱硅栅CMOS工艺流程,40,形成N阱,初始氧化，形成缓冲层，淀积氮化硅层,光刻1,，定义出N阱,反应离子刻蚀氮化硅层,N阱离子注入，先注磷,31,P,+,，后注砷,75,As,+,3) 双阱CMOS集成电路的工艺设计,P sub. 100,磷,31,P,+,砷,75,As,+,41,形成P阱,在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化,去掉光刻胶及氮化硅层,P阱离子注入，注硼,N阱,P sub. 100,42,推阱,退火驱入，双阱深度约1.8m,去掉N阱区的氧化层,N阱,P阱,43,形成场隔离区,生长一层薄氧化层,淀积一层氮化硅,光刻2,场隔离区，非隔离区被光刻胶保护起来,反应离子刻蚀氮化硅,场区硼离子注入以防止场开启,热生长厚的场氧化层,去掉氮化硅层,44,阈值电压调整注入,光刻3,，V,TP,调整注入,光刻4,，V,TN,调整注入,光刻胶,31,P,+,11,B,+,45,形成多晶硅栅（栅定义）,生长栅氧化层,淀积多晶硅,光刻5,， 刻蚀多晶硅栅,N阱,P阱,46,形成硅化物,淀积氧化层,反应离子刻蚀氧化层，形成,侧壁氧化层（spacer, sidewall）,淀积难熔金属Ti或Co等,低温退火，形成C-47相的TiSi,2,或CoSi,去掉氧化层上的没有发生化学反应的Ti或Co,高温退火，形成低阻稳定的TiSi,2,或CoSi,2,47,形成N管源漏区,光刻6,，利用光刻胶将PMOS区保护起来,离子注入磷或砷，形成N管源漏区,形成P管源漏区,光刻7,，利用光刻胶将NMOS区保护起来,离子注入硼，形成P管源漏区,48,形成接触孔,化学气相淀积BPTEOS硼磷硅玻璃层,退火和致密,光刻8,，接触孔版,反应离子刻蚀磷硅玻璃，形成接触孔,49,形成第一层金属,淀积金属钨(W)，形成钨塞,50,形成第一层金属,淀积金属层，如Al-Si、Al-Si-Cu合金等,光刻9,，第一层金属版，定义出连线图形,反应离子刻蚀金属层，形成互连图形,51,形成穿通接触孔,化学气相淀积PETEOS,等离子增强正硅酸四乙酯热分解,Plasma Enhanced TEOS,：,tetraethylorthosilicate Si-(OC,2,H,5,),4,- 通过化学机械抛光进行平坦化,光刻穿通接触孔版,反应离子刻蚀绝缘层，形成穿通接触孔,形成第二层金属,淀积金属层，如Al-Si、Al-Si-Cu合金等,光刻10,，第二层金属版，定义出连线图形,反应离子刻蚀，形成第二层金属互连图形,正硅酸乙脂（TEOS）分解,650750,52,合金,形成钝化层,在低温条件下(小于300)淀积氮化硅,光刻11,，钝化版,刻蚀氮化硅，形成钝化图形,测试、封装，完成集成电路的制造工艺,CMOS集成电路采用(100)晶向的硅材料,53,4) 图解双阱硅栅CMOS制作流程,54,首先进行表面清洗，去除wafer表面的保护层和杂质，三氧化二铝必须以高速粒子撞击，并用化学溶液进行清洗。,甘油,甘油,55,然后在表面氧化二氧化硅膜以减小后一步氮化硅对晶圆的表面应力。 涂覆光阻(完整过程包括，甩胶,预烘,曝光,显影,后烘,腐蚀,去除光刻胶)。其中二氧化硅以氧化形成，氮化硅LPCVD沉积形成(以氨、硅烷、乙硅烷反应生成)。,56,光刻技术去除不想要的部分，此步骤为定出P型阱区域。 (所谓光刻胶就是对光或电子束敏感且耐腐蚀能力强的材料，常用的光阻液有,S1813,AZ5214等)。光刻胶的去除可以用臭氧烧除也可用专用剥离液。氮化硅用180的磷酸去除或含CF,4,气体的等离子刻蚀(RIE)。,57,在P阱区域植入硼(+3)离子，因硅为+4价，所以形成空洞，呈正电荷状态。(离子植入时与法线成7度角，以防止发生沟道效应，即离子不与原子碰撞而直接打入)。每次离子植入后必须进行退火处理，以恢复晶格的完整性。(但高温也影响到已完成工序所形成的格局)。,58,LOCOS (localoxidationofsilicon)选择性氧化：湿法氧化二氧化硅层，因以氮化硅为掩模会出现鸟嘴现象，影响尺寸的控制。二氧化硅层在向上生成的同时也向下移动，为膜厚的0.44倍，所以在去除二氧化硅层后，出现表面台阶现象。湿法氧化快于干法氧化，因OH基在硅中的扩散速度高于O,2,。硅膜越厚所需时间越长。,59,去除氮化硅和表面二氧化硅层。露出N型阱区域。(上述中曝光技术光罩与基片的距离分为接触式、接近式和投影式曝光三种，常用投影式又分为等比和微缩式。曝光会有清晰度和分辩率，所以考虑到所用光线及波长、基片表面平坦度、套刻精度、膨胀系数等)。,60,离子植入磷离子(+5)，所以出现多余电子，呈现负电荷状态。电荷移动速度高于P型约0.25倍。以缓冲氢氟酸液去除二氧化硅层。,61,在表面重新氧化生成二氧化硅层，LPCVD沉积氮化硅层，以光阻定出下一步的fieldoxide区域。,62,在上述多晶硅层外围，氧化二氧化硅层以作为保护。涂布光阻，以便利用光刻技术进行下一步的工序。,63,形成NMOS，以砷离子进行植入形成源漏极。此工序在约1000中完成，不能采用铝栅极工艺，因铝不能耐高温，此工艺也称为自对准工艺。砷离子的植入也降低了多晶硅的电阻率(块约为30欧姆)。还采用在多晶硅上沉积,高熔点金属材料的硅化物,(MoSi,2,、WSi,2,、TiSi,2,等)，形成多层结构,64,以类似的方法，形成PMOS，植入硼(+3)离子。 (后序中的PSG或BPSG能很好的稳定能动钠离子，以保证MOS电压稳定)。,65,后序中的二氧化硅层皆是化学反应沉积而成，其中加入PH,3,形成PSG (phospho-silicate-glass)，加入B,2,H,6,形成BPSG (boro-phospho-silicate-glass)以平坦表面。所谓PECVD (plasma enhancedCVD) 在普通CVD反应空间导入电浆(等离子)，使气体活化以降低反应温度)。,66,67,光刻技术定出孔洞，以溅射法或真空蒸发法，依次沉积钛+氮化钛+铝+氮化钛等多层金属。(其中还会考虑到铝的表面氧化和氯化物的影响)。由于铝硅固相反应，特别对浅的PN结难以形成漏电流 (leakcurrent)小而稳定的接触，为此使用TiN等材料，以抑制铝硅界面反应，并有良好的欧姆，这种材料也称为势垒金属(barriermetal)。,68,RIE刻蚀出布线格局。以类似的方法沉积第二层金属，以二氧化硅绝缘层和介电层作为层间保护和平坦表面作用。,69,为满足欧姆接触要求，布线工艺是在含有5,10%氢的氮气中，在400,500温度下热处理15,30分钟(也称成形forming)，以使铝和硅合金化。最后还要定出PAD接触窗，以便进行bonding工作。 (上述形成的薄膜厚度的计算可采用光学衍射、倾斜研磨、四探针法等方法测得)。,70,71,2. 典型N阱CMOS工艺的剖面图,源,硅栅,漏,薄氧化层,金属,场氧化层,p,-,阱,n,-,衬底,（FOX）,低氧,72,CMOS process,p+,p+,p,-,73,Process (Inverter)p-sub,P-diffusion,N-diffusion,Polysilicon,Metal,Legend of each layer,contact,N-well,GND,低氧,场氧,p-sub,p,+,In,V,DD,S G D,D G S,图例,74,Layout and Cross-Section View of Inverter,In,Top View or Layout,Cross-Section View,P-diffusion,N-diffusion,Polysilicon,Metal,Legend of each layer,contact,V,DD,GND,GND,Out,V,DD,Inverter,In,Out,N-well,图例,75,Process,field oxide,field oxide,field oxide,76,3.,Simplified CMOS Process Flow,Create n-well and active regions,Grow gate oxide (thin oxide),Deposit and pattern poly-silicon layer,Implant source and drain regions, substrate contacts,Create contact windows, deposit and pattern metal layers,77,N-well, Active Region, Gate Oxide,Cross Section,n-well,Top View,S G D,D G S,Metal,Metal,Metal,Polysilicon,n,+,p,+,V,DD,V,SS,pMOSFET,nMOSFET,78,Poly-silicon Layer,Top View,Cross-Section,79,N,+,and P,+,Regions,Top View,Ohmic contacts,Cross-Section,80,SiO,2,Upon Device & Contact Etching,Top View,Cross-Section,81,Metal Layer by Metal Evaporation,Top View,Cross-Section,82,A Complete CMOS Inverter,Top View,Cross-Section,83,Diffusion,SiO,2,FET,Polysilicon,84,Transistor - Layout,Diffusion,Polysilicon,85,layers,N-Diffusion,Poly-silicon,Metal 1,Metal 2,SiO,2,SiO,2,SiO,2,P-Diffusion,86,Via and Contacts,Diffusion,Metal 2,SiO,2,SiO,2,Polysilicon,Metal-Diff Contact,Metal-Poly Contact,SiO,2,Via,Metal 1,87,Inverter Example,Metal-nDiff Contact,Metal-Poly Contact,Via,V,DD,GND,V,DD,Metal 2,Metal 1,Metal-nDiff Contact,GND,88,4. MOS电路版图举例,1) 铝栅,CMOS电路版图设计规则,2) 铝栅、硅栅MOS器件的版图,3) 铝栅工艺CMOS版图举例,4) 硅栅工艺MOS电路版图举例,5),P阱硅栅单层铝布线CMOS集成电路的工艺过程,6) CMOS IC 版图设计技巧,7) CMOS反相器版图流程,89,1) 铝栅,CMOS电路,版图设计规则,90,该图的说明,a 沟道长度 3,b GS/GD覆盖,c p,+,，n,+,最小宽度3,d p,+,，n,+,最小间距3,e p阱与n,+,区间距2,f 孔距扩散区最小间距,2,g Al覆盖孔,孔 2 3或 3 3,h Al栅跨越p,+,环,i Al最小宽度4,j Al最小间距3,p,+,Al,1,n,+,91,2) 铝栅、硅栅MOS器件的版图,硅栅MOS器件,铝栅MOS器件,92,Source/Drain:,Photomask (dark field),Clear Glass,Chromium,Cross Section,铝栅MOS工艺掩膜版的说明,93,Gate:,Photomask (dark field),Clear Glass,Chromium,Cross Section,94,Contacts:,Photomask (dark field),Clear Glass,Chromium,Cross Section,95,Metal Interconnects:,Photomask (light field),Chromium,Clear Glass,Cross Section,96,硅,栅硅栅,MOS,器件,工,艺,的,流,程,Process (1),刻,有,源,区,正胶,97,Process (2)刻多晶硅与自对准掺杂,Self-Align Doping,98,Process (3),刻,接,触,孔,、,反刻铝,field oxide (FOX),metal-poly insulator,thin oxide,99,3) 铝栅工艺CMOS反相器版图举例,图2为铝栅CMOS反相器版图示意图。可见，为了防止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p,+,环包围起来， p沟器件用n,+,环隔离开，p,+,、n,+,环都以反偏形式接到地和电源上，消除两种沟道间漏电的可能。,100,图2 铝栅CMOS反相器版图示意图,版图分解：,刻,P,阱,2.,刻,P,+,区,/,保护环,3.,刻,n,+,区,/,保护带,4.,刻栅、,预刻接触孔,5.,刻接触孔,6.,刻,Al,7.,刻纯化孔,P,+,区保护环,n,+,区/保护带,101,3,版图分解：,1. 刻P阱 2. 刻P,+,区/环,3. 刻n,+,区,4. 刻栅、预刻接触孔,5. 刻接触孔,6. 刻Al 7. 刻纯化孔,102,4,版图分解：,1. 刻P阱 2. 刻P,+,区/环,3. 刻n,+,区,4. 刻栅、预刻接触孔,5. 刻接触孔,6. 刻Al 7. 刻纯化孔,103,4) 硅栅MOS版图举例,E/E NMOS反相器,刻有源区,刻多晶硅栅,刻NMOS管S、D,刻接触孔,反刻Al,图5 E/E NMOS反相器版图示意图,104,E/D NMOS 反相器,刻有源区,刻耗尽注入区,刻多晶硅栅,刻,NMOS,管,S,、,D,刻接触孔,反刻,Al,图6 E/D NMOS 反相器版图,105,制备耗尽型MOS管,在MOS集成电路中，有些设计需要采用耗尽型MOS管，这样在MOS工艺过程中必须加一块光刻掩膜版，其目的是使非耗尽型MOS管部分的光刻胶不易被刻蚀，然后通过离子注入和退火、再分布工艺，改变耗尽型MOS管区有源区的表面浓度，使MOS管不需要栅电压就可以开启工作。,然后采用干氧湿氧干氧的方法进行场氧制备，其目的是使除有源区部分之外的硅表面生长一层较厚的SiO,2,层，防止寄生MOS管的形成。,106,硅栅CMOS与非门版图举例,刻P阱,刻p,+,环,刻n,+,环,刻有源区,刻多晶硅栅,刻PMOS管S、D,刻NMOS管S、D,刻接触孔,反刻Al,图7 硅栅CMOS与非门版图,107,8,108,硅栅,P阱CMOS反相器版图设计,举,例,5. 刻NMOS管S、D,6. 刻接触孔,7. 反刻Al,(W/L),p,=3(W/L),n,1. 刻P阱,2. 刻有源区,3. 刻多晶硅栅,4.,刻PMOS管S、D,109,1. 刻P阱,2. 刻有源区,3. 刻多晶硅栅,110,4.,刻PMOS管S、D,5.,刻NMOS管S、D,111,V,DD,Vo,Vi,Vss,7. 反刻Al,6. 刻接触孔,V,DD,Vi,Vss,Vo,112,光刻1与光刻2套刻,光刻2与光刻3套刻,113,光刻3与光刻4套刻,光刻胶保护,光刻4与光刻5套刻,光刻胶保护,刻PMOS管S、D,刻NMOS管S、D,D,D,S,S,114,光刻5与光刻6套刻,V,DD,Vi,Vss,Vo,光刻6与光刻7套刻,V,DD,Vi,V,DD,Vo,Vi,Vss,V,DD,Vi,Vss,Vo,115,Vi,Vo,T2 W/L=3/1,T1 W/L=1/1,Poly,Diff,Al,con,P,阱,Vi,Vss,Vo,V,DD,116,5) P阱硅栅单层铝布线CMOS的工艺过程,下面以光刻掩膜版为基准，先描述一个P阱硅栅单层铝布线CMOS集成电路的工艺过程的主要步骤，用以说明如何在CMOS工艺线上制造CMOS集成电路。,（见教材第7-9页，图1.12）,117,CMOS集成电路工艺-,以P阱硅栅CMOS为例,1、光刻I-阱区光刻，刻出阱区注入孔,N-Si,SiO,2,118,2、阱区注入及推进，形成阱区,N-sub,P,-,well,119,3、去除SiO,2，,长薄氧，长Si,3,N,4,N-sub,P,-,well,Si,3,N,4,薄氧,120,4、光II-有源区光刻，刻出PMOS管、NMOS管的源、栅和漏区,N-Si,P,-,well,Si,3,N,4,121,5、光III-N管场区光刻，N管场区注入孔，以,提高场开启,，减少闩锁效应及改善阱的接触。,光刻胶,N-Si,P,-,B,+,122,6、长场氧，漂去SiO,2,及Si,3,N,4,，然后长栅氧。,N-Si,P,-,123,7、光-p管场区光刻（用光I的负版），p管场区注入， 调节,PMOS管的开启电压,，然后生长多晶硅。,N-Si,P,-,B,+,124,8、光-多晶硅光刻，形成多晶硅栅及多晶硅电阻,多晶硅,N-Si,P-,125,9、光I-P,+,区光刻，刻去P管上的胶。P,+,区注入，形成PMOS管的源、漏区及P,+,保护环（图中没画出P,+,保护环）。,N-Si,P,-,B,+,126,10、光-N管场区光刻，刻去N管上的胶。 N管场区注入，形成NMOS的源、漏区及N,+,保护环（图中没画出）。,光刻胶,N-Si,P,-,As,127,11、长PSG（磷硅玻璃）。,PSG,N-Si,P,+,P,-,P,+,N,+,N,+,128,12、光刻-引线孔光刻。,PSG,N-Si,P,+,P,-,P,+,N,+,N,+,129,13、光刻-引线孔光刻（反刻Al）,。,PSG,N-Si,P,+,P,-,P,+,N,+,N,+,V,DD,IN,OUT,P,N,S,D,D,S,Al,130,8.7 RS触发器 p.154,特性表实际上是一种特殊的真值表，它对触发器的描述十分具体。这种真值表的输入变量（自变量）除了数据输入外，还有触发器的初态，而输出变量（因变量）则是触发器的次态。特性方程是从特性表归纳出来的，比较简洁；状态转换图这种描述方法则很直观。,？,？,131,132,M,R,P,M,R,N,图例：,实线：扩散区，,虚线：铝，,阴影线：多晶硅、,黑方块：引线孔,N阱,133,6) CMOS IC 版图设计技巧,1、布局要合理,（1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。,（2）特殊要求的单元是否安排合理，如p阱与p管漏源p,+,区离远一些，使,pnp,，抑制Latch-up，尤其是输出级更应注意。,（3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。,（4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。,134,2、单元配置恰当,（1）芯片面积降低10%，管芯成品率/圆片 可提高15,20%。,（2）多用并联形式，如或非门，少用串联形式，如与非门。,（3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。,135,3、布线合理,布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。,扩散条,/,多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。,长连线选用金属。,多晶硅穿过,Al,线下面时，长度尽可能短，以降低寄生电容。,注意,V,DD,、,V,SS,布线，连线要有适当的宽度。,容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。,136,4、CMOS电路版图设计对布线和接触孔的特殊要求,（1）,为抑制Latch up，要特别注意合理布置电源接触孔和V,DD,引线，减小横向电流密度和横向电阻R,S,、R,W,。,采用接衬底的环行V,DD,布线。,增多V,DD,、V,SS,接触孔，加大接触面积，增加连线牢固性。,对每一个V,DD,孔，在相邻阱中配以对应的V,SS,接触孔，以增加并行电流通路。,尽量使V,DD,、V,SS,接触孔的长边相互平行。,接V,DD,的孔尽可能离阱近一些。,接V,SS,的孔尽可能安排在阱的所有边上（P阱）。,137,（2）尽量不要使多晶硅位于p,+,区域上,多晶硅大多用n,+,掺杂，以获得较低的电阻率。若多晶硅位于p,+,区域，在进行p,+,掺杂时多晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使,多晶硅,。,（3）金属间距应留得较大一些（3,或,4,）,因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。,138,5、双层金属布线时的优化方案,（1）全局电源线、地线和时钟线用第二层金属线。,（2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）。,（3）尽可能使两层金属互相垂直，减小交叠部分得面积。,139,7) CMOS反相器,版图流程,140,N well,P well,CMOS反相器版图流程,(1),1. 阱做N阱和P阱封闭图形，窗口注入形成P管和N管的衬底,141,N diffusion,CMOS反相器版图流程,(2),2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,142,P diffusion,CMOS反相器版图流程,(2),2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,143,Poly gate,CMOS反相器版图流程,(3),3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅,144,N,+,implant,CMOS反相器版图流程,(4),4. 有源区注入P,+,，N,+,区（select)。,145,P,+,implant,CMOS反相器版图流程,(4),4. 有源区注入P,+,、N,+,区（select)。,146,contact,CMOS反相器版图流程,(5),5. 接触孔多晶硅，注入区和金属线1接触端子。,147,Metal 1,CMOS反相器版图流程,(6),6. 金属线1做金属连线，封闭图形处保留铝,148,via,CMOS反相器版图流程,(7),7. 通孔两层金属连线之间连接的端子,149,Metal 2,CMOS反相器版图流程,(8),8. 金属线2做金属连线，封闭图形处保留铝,150,V,DD,GND,V,DD,GND,inverter：,Schematic:,Layout:,input,outpu,t,m1,m2,m2,m1,151,1. 阱做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底,2. 有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,3. 多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅,4. 有源区注入P,+,、N,+,区（select)。做源漏及阱或衬底连接区的注入,5. 接触孔多晶硅，注入区和金属线1接触端子。,6. 金属线1做金属连线，封闭图形处保留铝,7. 通孔两层金属连线之间连接的端子,8. 金属线2做金属连线，封闭图形处保留铝,硅栅CMOS 版图和工艺的关系,152,1.,有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。,2.,有源区和P,+,N,+,注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。,3.,至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P,+,注入区和N,+,注入区那次光刻决定。,4.,有源区的图形（与多晶硅交叠处除外）和P,+,注入区交集处即形成P,+,有源区， P,+,注入区比所交有源区要大些。,须解释的问题：,153,5.,有源区的图形（与多晶硅交叠处除外）和N,+,注入区交集处即形成N,+,有源区， N,+,注入区比所交有源区要大些。,6.,两层半布线,金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。,7.,三层半布线,金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。,154,