8088微处理器--最大系统&最小系统

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,第二章,微型计算机系统概述,第四讲,8088,微处理器最大系统最小系统,1,2.4.1,最小组态的总线形成,AD,7,AD,0,A,15,A,8,A,19,/S,6,A,16,/S,3,+5V,8088,ALE,8282,STB,系统总线信号,A,19,A,16,A,15,A,8,A,7,A,0,D,7,D,0,IO/M*,RD*,WR*,8282,STB,8282,STB,8286,T,OE*,MN/MX*,IO/M*,RD*,WR*,DT/R*,DEN*,OE*,OE*,OE*,（,1,）,20,位地址总线,采用,3,个三态透明锁存器,8282,进行锁存和驱动,（,2,）,8,位数据总线,采用数据收发器,8286,进行驱动,（,3,）系统控制信号,由,8088,引脚直接提供,2,（,1,）,20,位地址总线的形成,采用,3,个,8282,进行锁存和驱动,Intel 8282,是,三态透明锁存器，类似有,Intel 8283,和通用数字集成电路芯片,373,三态输出：,输出控制信号有效时，允许数据输出；,无效时，不允许数据输出，呈高阻状态,透明：锁存器的输出能够跟随输入变化,3,（,2,）,8,位数据总线的形成,采用数据收发器,8286,进行双向驱动,Intel 8286,是,8,位三态双向缓冲器，类似功能的器件还有,Intel 8287,、通用数字集成电路,245,等,另外，接口电路中也经常使用三态单向缓冲器，例如通用数字集成电路,244,就是一个常用的双,4,位三态单向缓冲器,4,（,3,） 系统控制信号的形成,由,8088,引脚直接提供,因为基本的控制信号,8088,引脚中都含有,例如：,IO/M*,、,WR*,、,RD*,等,其它信号的情况看详图,其它,5,2.4.2,最大组态的引脚定义,8088,的数据,/,地址等引脚在最大组态与最小组态时相同,有些控制信号不相同，主要是用于输出操作编码信号，由总线控制器,8288,译码产生系统控制信号：,S2*,、,S1*,、,S0*,3,个状态信号,LOCK*,总线封锁信号,QS1,、,QS0,指令队列状态信号,RQ*/GT0*,、,RQ*/GT1*2,个总线请求,/,同意信号,6,2.4.5,最大组态的总线形成,系统总线信号,MEMR*,MEMW*,IOR*,IOW*,INTA*,DMA,应答电路,AENBRD,AEN*,AEN*,CEN,A,19,A,12,A,11,A,8,A,7,A,0,D,7,D,0,AD,7,AD,0,A,11,A,8,A,19,/S,6,A,16,/S,3,A,15,A,12,74LS245,74LS373,74LS373,G,G,G*,DIR,74LS244,8088,OE*,8288,DT/R*,DEN,ALE,S2*,S0*,S2*,S0*,MN/MX*,OE*,E*,MRDC*,AMTW*,IORC*,AIOWC*,INTA*,系统地址总线,采用三态透明锁存器,74LS373,和三态单向缓冲器,74LS244,系统数据总线,通过三态双向缓冲器,74LS245,形成和驱动,系统控制总线,主要由总线控制器,8288,形成,MEMR*,、,MEMW*,、,IOR*,、,IOW*,、,INTA*,7,2.5 8088,的总线时序,时序（,Timing,）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。,总线时序描述,CPU,引脚如何实现总线操作,CPU,时序决定系统各部件间的同步和定时,什么是,总线操作,？,8,2.5 8088,的总线时序,（续,1,）,总线操作是指,CPU,通过总线对外的各种操作,8088,的总线操作主要有：,存储器读、,I/O,读操作,存储器写、,I/O,写操作,中断响应操作,总线请求及响应操作,CPU,正在进行内部操作、并不进行实际对外操作的空闲状态,Ti,什么是,总线周期,？,9,2.5 8088,的总线时序,（续,2,）,总线周期是指,CPU,通过总线操作与外部（存储器或,I/O,端口）进行一次数据交换的过程,指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程,8088,的基本总线周期需要,4,个时钟周期,4,个时钟周期编号为,T,1,、,T,2,、,T,3,和,T,4,总线周期中的时钟周期也被称作“,T,状态”,时钟周期的时间长度就是时钟频率的倒数,当需要延长总线周期时需要插入等待状态,Tw,何时有,总线周期,？,10,2.3 8088,的总线时序,（续,3,）,任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码,任何一条以存储单元为源操作数的指令都将引起,存储器读总线周期,，任何一条以存储单元为目的操作数的指令都将引起,存储器写总线周期,只有执行,IN,指令才出现,I/O,读总线周期,，执行,OUT,指令才出现,I/O,写总线周期,CPU,响应可屏蔽中断时生成,中断响应总线周期,如何实现,同步,？,11,2.3 8088,的总线时序,（续,4,）,总线操作中如何实现时序同步是关键,CPU,总线周期采用,同步时序,：,各部件都以系统时钟信号为基准,当相互不能配合时，快速部件（,CPU,）插入等待状态等待慢速部件（,I/O,和存储器）,CPU,与外设接口常采用,异步时序,，它们通过应答联络信号实现同步操作,12,2.3.1,最小组态的总线时序,本节展开微处理器最基本的,4,种总线周期,存储器读总线周期,存储器写总线周期,I/O,读总线周期,I/O,写总线周期,13,存储器写总线周期,T,4,T,3,T,2,T,1,ALE,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,AD,7,AD,0,A,15,A,8,A,7,A,0,输出数据,A,19,A,16,S,6,S,3,READY,（高电平）,IO/M*,WR*,T,1,状态,输出,20,位存储器地址,A,19,A,0,IO/M*,输出低电平，表示存储器操作；,ALE,输出正脉冲，表示复用总线输出地址,T,2,状态,输出控制信号,WR*,和数据,D,7,D,0,T,3,和,Tw,状态,检测数据传送是否能够完成,T,4,状态,完成数据传送,14,I/O,写总线周期,T,4,T,3,T,2,T,1,ALE,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,AD,7,AD,0,A,15,A,8,A,7,A,0,输出数据,0000,S,6,S,3,READY,（高电平）,IO/M*,WR*,T,1,状态,输出,16,位,I/O,地址,A,15,A,0,IO/M*,输出高电平，表示,I/O,操作；,ALE,输出正脉冲，表示复用总线输出地址,T,2,状态,输出控制信号,WR*,和数据,D,7,D,0,T,3,和,Tw,状态,检测数据传送是否能够完成,T,4,状态,完成数据传送,15,存储器读总线周期,T,4,T,3,T,2,T,1,ALE,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,AD,7,AD,0,A,15,A,8,A,7,A,0,输入数据,A,19,A,16,S,6,S,3,READY,（高电平）,IO/M*,RD*,T,1,状态,输出,20,位存储器地址,A,19,A,0,IO/M*,输出低电平，表示存储器操作；,ALE,输出正脉冲，表示复用总线输出地址,T,2,状态,输出控制信号,RD*,T,3,和,Tw,状态,检测数据传送是否能够完成,T,4,状态,前沿读取数据，完成数据传送,16,I/O,读总线周期,T,4,T,3,T,2,T,1,ALE,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,AD,7,AD,0,A,15,A,8,A,7,A,0,输入数据,S,6,S,3,READY,（高电平）,IO/M*,RD*,0000,T,1,状态,输出,16,位,I/O,地址,A,15,A,0,IO/M*,输出高电平，表示,I/O,操作；,ALE,输出正脉冲，表示复用总线输出地址,T,2,状态,输出控制信号,RD*,T,3,和,Tw,状态,检测数据传送是否能够完成,T,4,状态,前沿读取数据，完成数据传送,17,插入等待状态,Tw,同步时序通过插入等待状态，来使速度差别较大的两部分保持同步,在,读写总线周期中，判断是否插入,Tw,1.,在,T3,的前沿检测,READY,引脚是否有效,2.,如果,READY,无效，在,T3,和,T4,之间插入一个等效于,T3,的,Tw,，转,1,3.,如果,READY,有效，执行完该,T,状态，进入,T4,状态,演示,18,2.5.1,最大组态的写总线时序,111,110,T,4,T,3,T,2,T,1,A,15,A,8,A,19,A,16,S,6,S,3,由,8288,产生,ALE,S2*,S0*,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,DEN,写命令,AD,7,AD,0,A,7,A,0,输出数据,DT/R*,AMWTC*,MWTC*,19,最大组态的读总线时序,111,101,A,15,A,8,A,19,A,16,S,6,S,3,ALE,S2*,S0*,CLK,A,19,/S,6,A,16,/S,3,A,15,A,8,DEN,由,8288,产生,输入数据,A,7,A,0,AD,7,AD,0,T,4,T,3,T,2,T,1,DT/R*,MRDC*,20,2.6 IBM PC,总线,IBM PC,总线是,IBM PC/XT,机上使用的,8,位系统总线,有,62,条信号线，用双列插槽连接，分,A,面（元件面）和,B,面（焊接面）,实际上是,8088 CPU,核心电路总线的扩充和重新驱动,与最大组态下的,8088,总线相似,21,