《微型计算机原理与接口技术》第2章

,微型计算机原理与接口技术,第,2,章,80X86,微处理器,2.1 32,位微处理器内部结构,2.2,32,位微处理器的工作模式和地址空间,1.,字长,(,数据宽度,),字长是微处理器一次可以直接处理的二进制数码的位数，它通常取,决于微处理器内部通用寄存器的位数和数据总线的宽度。微处理,器的字长有,4,位、,8,位、,16,位、,32,位和,64,位等等。,2.,寻址能力,指,CPU,能直接存取数据的内存地址的范围，它由,CPU,的地址总线的数,目决定。,一,.,微型计算机的常用术语,3.,主频,主频,也叫,时钟频率,，用来表示微处理器的运行速度，主频越高,表明微处理器运行越快，主频的单位是,MHz,。,4. MIPS,MIPS,是,Millions of Instruction Per Second,的缩写，用来表示微处理器的性能,-,运算速度,，,每秒钟能执行多少百万条指令,.,5.,微处理器的集成度,指微处理器芯片上集成的晶体管的密度。,一,.,微型计算机的常用术语,型号,发布,年分,字长,(,位,),晶体管,(,万个,),数据总线宽度,外部总线宽度,主频,寻址空间,高速,缓存,8086,1978,16,2.9,16,16,4.77,1M,无,8088,1979,16,2.9,16,8,4.77,1M,无,286,1982,16,13.4,16,16,620,16M,无,386,1986,32,27.5,32,32,1233,4G,有,486,1989,32,120,32,32,25100,4G,8K,奔腾,1993,32,310,64,64,60166,4G,8K,奔腾,Pro,1995,32,550,64,64,150,200,64G,8K,256K,奔,2,1997,32,750,64,64,233333,64G,32K,512K,Itanium,2000,64,2.2,亿,64,64,1G,以上,64G,6M,集成三级,酷睿,2,2006,64,2.91,亿,64,64,3.60G,64G,6M,集成三级,二,.,微处理器的发展,二,.,微处理器的发展,型号,步进,核心线程,主频,加速频率,二级缓存,三级缓存,TDP,插槽,DMI,内存支持,图形核心,Core i7-2620M,J1,双核心四线程,2.7GHz,3.4GHz,2256KB,4MB,35W,Socket G2,5GT/s,DDR3-1333,双通道,HD Graphics 3000,Core i7-2640M,J1,双核心四线程,2.8GHz,3.5GHz,2256KB,4MB,35W,Socket G2,5GT/s,DDR3-1333,双通道,HD Graphics3000,Core i7-2629M,J1,双核心四线程,2.1GHz,3GHz,2256KB,4MB,25W,SocketG2,5GT/s,DDR3-1333,双通道,HD Graphics 3000,Core i7-2649M,J1,双核心四线程,2.3GHz,3.2GHz,2256KB,4MB,25W,SocketG2,5GT/s,DDR3-1333,双通道,HD Graphics 3000,二,.,微处理器的发展,二,.,微处理器的发展,二,.,微处理器的发展,二,.,微处理器的发展,微处理器的基本功能模块,:,总线接口单元,BIU,（寄存器组）,执行单元,EU,（运算器和控制器、寄存器组）,2.1 32,位微处理器内部结构,一,.,微处理器的内部结构,8086/8088,内部结构,一,.,微处理器的内部结构,内部暂存器,IP,ES,SS,DS,CS,输入,/,输出控制电路,外部总线,执行部分控制电路,1 2 3 4 5 6,ALU,标志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用,寄存,器,地址加法器,指令队列缓冲器,执行部件 （,EU),总线接口部件 （,BIU),16,位,20,位,16,位,8,位,AX,BX,CX,DX,物理,地址,加法器,地址锁存器和驱动器,预取,协处理器,接口,总线控制,数据收发,6,字节预取队列,3,译码指令,指令队列,指令,译码器,寄存器,控制器,ALU,偏移量加法器,段界检查,段基址,段容量,NMI,INTR,ERROR,BUSY,地址部件,AU,执行部件,EU,总线部件,BU,指令部件,IU,80286,内部结构,一,.,微处理器的内部结构,存储管理,(,分段和分页部件,),指令和数据流水线,指令和数据,CACHE,指令预取,浮点处理,分支预测,并行计算,微处理器的功能扩展模块,:,一,.,微处理器的内部结构,分段部件,分页部件,总线接口部件,3,输入,加法器,描述符,寄存器,边界和,属 性,PLA,加法器,页高速,缓存器,控制和,属性,高速,缓存器,请求,优先权,地 址,驱动器,流水线,/,总线宽度,控制器,多 路,收发器,保护测试,部件,桶形移位器,加法器,乘,/,除,寄存器集,译码和,定序器,控制,ROM,指令译码,已译码,指令队列,预取器,/,边界,检测器,16,字节,指令 队列,32,位有效地址总线,32,位,ALU,总线,指令预取部件,指令译码部件,执,行,部,件,32,位有效地址总线,内部控制,总线,80386,内部结构,一,.,微处理器的内部结构,桶形移位器,寄存器文件,ALU,段管理部件,描述符,寄存器,界限和属,性,PLA,页管理,部 件,转换后援,缓冲器,Cache,管理部件,8KB,Cache,地址驱动器,写缓冲器,4,80,数据总线收发器,总 线 控 制,请求序列发生器,成组总线控制,总线宽度控制,Cache,控制,奇偶校验,生成和控制,浮点运算,部件,浮点寄存,器文件,控制部件,控 制,ROM,指令,译码,器,指令预 取,部件,2,16B,指令队列,128,2,32,位数据总线,32,位线性地址,32,总线接口部件,80486,内部结构,一,.,微处理器的内部结构,Pentium,采用了多项先进技术：,CISC,和,RISC,相结合的技术,超标量流水线技术,分支预测技术,一,.,微处理器的内部结构,RISC,和,CISC,：,RISC,（,Reduced Instruction Set Computer,），,精简指令系统的计算机,提供数目较少、格式与功能简单、运行高效的指令,追求的是计算机控制器实现简单，运行高速，更容易在单块超大规模集成电路的芯片内制做出来,CISC,（,Complex Instruction Set Computer,），,复杂指令系统的计算机,相对于,RISC,一词而提出来的一种说法,特点：指令条数多，格式多样，寻址方式复杂，每条指令的功能强。汇编程序设计容易些，但计算机控制器的实现困难多，很多指令被使用的机会并不多,一,.,微处理器的内部结构,超标量流水线：,标量指单个量，一般的,流水计算机,因只有一条指令流水线，所以,称为标量流水计算机，所谓,超标量,是指其具有两条以上的指令流水线,.,Pentium,有,U,、,V,两条整型流水线，一条浮点流水线。,流水线：,是一种使多条指令重叠操作的技术,是当代微处理器设计中的关键技术之一。,把一条指令分解成若干个步骤来完成，在流水线上称为级，每级,都在一个时钟周期内完成各自的操作。这样每个时钟周期都可以启动,一条指令，,m,级的流水线上就会有,m,条指令在同时执行。,流水线的性能比非流水线作业几乎提高了,m,倍。,一,.,微处理器的内部结构,PF,(,预取,),：,处理器从代码,cache,中预取指令,D1,(,译码阶段,1),：,处理器对指令译码确定操作码和寻,址信息。在这个阶段还进行指令的成,对性检查和分支预测,D2,(,译码阶段2,),：,产生访问存储器的地址,EX,(,执行,),：,处理器或者访问数据,cache,，或者利用,ALU,、,筒型移位器或其他功能单元计算结果,WB,(,写回,),：,利用指令运行结果更新寄存器和标志寄存器,Pentium,微处理器的五级超标量整数流水线,一,.,微处理器的内部结构,分支预测：,所谓分支预测是指当遇到转移指令、,CALL,调用指令、,RET,返回指,令、,INT n,中断指令等跳转指令时，指令预取单元能够较准确地判 定,是否转移取指。,一,.,微处理器的内部结构,预取缓冲存储器,指令译码,256,控制,ROM,控制部件,地址生成,(,U,流水线,),地址生成,(,V,流水线,),整数寄存器组,ALU,(U,流水线,),ALU,(V,流水线,),筒型移位器,8,KB,数据,Cache,浮点部件,控制,寄存器组,加法器,除法器,乘法器,80,80,8,KB,代码,Cache,分支目标,缓冲器,预取,地址,指令指针,转移校验,和,目标地址,分页,部件,32,32,32,32,32,32,总,线,部,件,64,64,位读总线,64,位,数据总线,32,位,地址总线,控制,TLB,TLB,32,位地址总线,一,.,微处理器的内部结构,Pentium,内部结构,预取缓冲存储器,指令译码,256,控制,ROM,控制部件,地址生成,(,U,流水线,),地址生成,(,V,流水线,),整数寄存器组,ALU,(U,流水线,),ALU,(V,流水线,),筒型移位器,8,KB,数据,Cache,浮点部件,控制,寄存器组,加法器,除法器,乘法器,80,80,8,KB,代码,Cache,分支目标,缓冲器,预取,地址,指令指针,转移校验,和,目标地址,分段,分页,部件,32,32,32,32,32,32,总,线,部,件,64,64,位读总线,64,位,数据总线,32,位,地址总线,控制,TLB,TLB,32,位地址总线,一,.,微处理器的内部结构,Pentium,内部结构,486,内部寄存器分为,4,类,:,基本结构寄存器,浮点寄存器,系统级寄存器,调试测试寄存器,应用程序只能访问基本结构寄存器和浮点寄存器。,(,我们只介绍基本结构寄存器,),二,.,微处理器的基本结构寄存器,AH AX AL,BH BX BL,CH CX CL,DH DX DL,SP,BP,DI,SI,IP,FLAGS,CS,DS,ES,SS,FS,GS,32,位名称,EAX,EBX,ECX,EDX,ESP,EBP,EDI,ESI,8,位名称,16,位名称,EIP,EFLAGS,名称,累加器,基址变址,计数,数据,堆栈指针,基址指针,目的变址,源变址,指令指针,标志,代码,数据,附加,堆栈,32,位,16,位,注意：,286,以下,蓝色,区域不可用；,FS,、,GS,无专用名称；,二,.,微处理器的基本结构寄存器,AX (,accumulater,)-,累加器,BX (Base)-,基址寄存器,CX (Count)-,计数器,DX (Data)-,数据寄存器,AH AX AL,BH BX BL,CH CX CL,DH DX DL,SP,BP,DI,SI,32,位名称,EAX,EBX,ECX,EDX,ESP,EBP,EDI,ESI,16,位名称,名称,累加器,基址变址,计数,数据,堆栈指针,基址指针,目的变址,源变址,8,位名称,1.,通用寄存器,二,.,微处理器的基本结构寄存器,AX,、,BX,、,CX,、,DX,共同特点,：,既可作为,16,位寄存器来用又可作为两个,8,位寄存器（高、低位）来用；,都是用于暂存操作数，或是运算的中间结果或其它一些信息。,指令操作码操作数,AH AX AL,BH BX BL,CH CX CL,DH DX DL,SP,BP,DI,SI,32,位名称,EAX,EBX,ECX,EDX,ESP,EBP,EDI,ESI,16,位名称,名称,累加器,基址变址,计数,数据,堆栈指针,基址指针,目的变址,源变址,8,位名称,二,.,微处理器的基本结构寄存器,IP,、,SP,、,BP,、,SI,、,DI,：为寻址存贮单元提供偏移地址。其中：,IP (Instruction Pointer)-,指令,指针,AH AX AL,BH BX BL,CH CX CL,DH DX DL,SP,BP,DI,SI,32,位名称,EAX,EBX,ECX,EDX,ESP,EBP,EDI,ESI,16,位名称,名称,累加器,基址变址,计数,数据,堆栈指针,基址指针,目的变址,源变址,8,位名称,IP,SP (Stack Pointer)-,堆栈,指针,BP (Base Pointer)-,基址,指针,SI (Source Index)-,源变址寄存器,DI (Destination Index)-,目的变址寄存器,二,.,微处理器的基本结构寄存器,CS,、,DS,、,ES,、,SS,-4,个段寄存器，和偏移地址寄存器一起形成,20,位存储器物理地址，对存储器中存放的程序、数据、堆栈区域加以区别、寻址。,寻址程序,(,指令,),：,CS,IP,；,寻址数据：,(DS,或,ES),(SI,或,DI,、,BX,、,BP),；,寻址堆栈：,SS,(SP,或,BP),具体用法在寻址方式中介绍,CS,DS,ES,SS,FS,GS,代码,数据,附加,堆栈,二,.,微处理器的基本结构寄存器,标志寄存器,FLAGS,又称为程序状态字,PSW,，为,16,位寄存器，该寄存器主要有,两个作用,：,记录,CPU,运行结果状态标志；,提供控制标志。,FLAGS,各位含义如下：,15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,OF DF IF TF SF ZF AF PF CF,FLAGS,EFLAGS,标志寄存器,二,.,微处理器的基本结构寄存器,根据功能，,8086,的标志可以分为两类：,状态标志：,表示前面的操作执行后，算术逻辑部件处在怎样一种状态，这种状态会像某种先决条件一样影响后面的操作。有,SF,、,ZF,、,PF,、,CF,、,AF,和,OF,控制标志：,每个控制标志都对某一种特定的功能起控制作用。指令系统中有专门的指令用于控制标志的设置和清除。有,DF,、,IF,、,TF,。,二,.,微处理器的基本结构寄存器,一,.,32,位微处理器工作模式,1.,实模式的特点,加电、复位之后，,486,自动工作在实模式，系统在,DOS,管理下,在实模式下，,486,只能访问第一个,1M,内存,(00000H,FFFFFH),实地址模式,(,实模式,),保护虚拟地址模式,(,保护模式,),虚拟,86,模式,2.2,32,位微处理器的工作模式和地址空间,存储管理部件对存储器只进行分段管理，没有分页功能，每一逻辑段的最大容量为,64K,。,在实模式下，段寄存器中存放段基址。,2.,保护模式的特点,:(,仅作了解）,486,工作在保护模式下，才能真正发挥它的设计能力。,在保护模式下，,486,支持多任务操作系统,在保护模式下，,486,可以访问,4G,物理存储空间,存储管理部件中，对存储器采用分段和分页管理,一,.X86,微处理器的工作模式,操作系统核心,系统服务及接口,应用程序,0,级,1,级,2,级,3,级,关于保护机制：,高级别的程序可以访问同级或低级的数据段，反之则不行,一,.X86,微处理器的工作模式,3.,虚拟,86,模式,（仅作了解）,:,虚拟,86,模式是保护模式下的一种特殊工作模式,可运行实模式程序。,在操作系统管理下,486,可以分时地运行多个实模式程序。,例如：,有,3,个任务,操作系统为每一个任务分配,1ms,每通过,1ms,就发生一次任务切换,从宏观上看系统是在执行多个任务。,一,.X86,微处理器的工作模式,1.,存储空间：,物理空间,(,物理存储器地址空间）：,程序的运行空间,即主存空间,2,32,=4G,物理,地址： 物,理,空,间,486,有,32,条地址线，内存最大容量,4G,。这,4G,字节称为物理存储器，每一单元的地址称为,物理地址,，其地址范围：,0000,0000H,FFFF,FFFFH,为物理存储空间。,二,.,32,位微处理器的地址空间,虚拟空间,(,虚拟存储器地址空间,):,编程空间,虚拟存储器是一项硬件和软件结合的技术。,存储管理部件把主存,(,物理存储器,),和辅存,(,磁盘,),看作是一个整体，即虚拟存储器。允许编程空间为,2,46,=64T,，程序员可在此地址范围内编程，程序可大大超过物理空间。该空间对应的地址称为,虚拟地址,或,逻辑地址,。运行时，操作系统从虚拟空间取一部分程序载入物理存储器运行。当程序运行需要调用的程序和要访问的数据不在物理存储器时，操作系统再把那一部分调入物理存储器,.,数据的交换极快，程序察觉不到。,二,.X86,微处理器的地址空间,线性地址,实模式：存储空间仅分段，而不分页；,保护模式：存储空间先分段，再分页。,分页部件,线性空间：,当程序从虚拟空间调入物理空间时，要进行地址转换。,分段部件首先把虚拟地址,(,编程地址,),转换为,线性地址,如果不分页的话，线性地址就是物理地址；,如果分页的话，则由分页部件把线性地址转换为,物理地址。,虚拟地址,不分页,物理地址,分段部件,二,.X86,微处理器的地址空间,I/O,地址空间与存储空间不重叠,CPU,有一条控制线,M/IO,，在硬件设计上用,M/IO=1,，参与存储器寻址，用,M/IO=0,参与,I/O,寻址。,从,PC/XT,Pentium,，基于,Intel,微处理器的系统机，实际上只使用低,10,位地址线，寻址,2,10,=1024,个,I/O,端口。,2. I/O,空间,:,486,利用低,16,位地址线访问,I/O,端口，所以,I/O,端口最多有,2,16,=64K,，,I/O,地址空间为,0000H,FFFFH,。,注意：,I/O,地址空间不分段,二,.X86,微处理器的地址空间,三,.,实模式下,物理地址的形成（重要）,1.,存储器的分段管理,:,486,对存储器采用分段管理,一个单元的地址由两部分组成,写成,:,段基址偏移地址,设某单元物理地址为,12345H,则,:,12345H= 1000H *2,4,+ 2345H,段基址 偏移地址,逻辑地址,在一个逻辑段中,各单元的,段基址,是相同的,通过段寄存器给出,偏移地址,是该单元相对于段首的地址偏移量,一个,逻辑段,10000H,12345H,一般情况下，,CS,、,DS,、,ES,、,SS,等各段在存储器中的分配由操作系统负责，每个段可以独立占用,64K,存储区，各段也允许重叠。如图所示为段分配方式之一,:,各段独立占用,64K,存储区,.,0150H,4200H,B000H,1CD0H,64K,代码,64K,堆栈,64K,数据,64K,附加数据,01500H,42000H,1CD00H,CS,B0000H,DS,ES,SS,存储器,段寄存器,三,.X86,实模式下,20,位物理地址的形成,16,位段地址,16,位段内偏移量,16,位段地址,0000,20,位物理地址,地址加法器,段寄存器,偏移地址寄存器,左移,4,位,15 0,16,位段寄存器,0000,20,位物理地址,19 0,+,15 0,16,位偏移地址,三,.X86,实模式下,20,位物理地址的形成,内部暂存器,IP,ES,SS,DS,CS,输入,/,输出控制电路,外部总线,执行部分控制电路,1 2 3 4 5 6,ALU,标志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用,寄存,器,地址加法器,指令队列缓冲器,执行部件 （,EU),总线接口部件 （,BIU),16,位,20,位,16,位,8,位,AX,BX,CX,DX,三,.X86,实模式下,20,位物理地址的形成,逻辑地址需由程序员在编程时给出,段 基 址：指明由哪个段寄存器给出即可,偏移地址：由程序员在程序中给出具体值,操作系统将程序调入内存时才给段寄存器赋实际值。此时，计算出的,20,位地址才是实际的物理地址,注意： 物理地址与逻辑地址,逻辑地址,程序中编排的地址，由段基址和段内偏移地址组成；,物理地址,信息、数据在存储器中实际存放的地址。,物理地址是唯一的，不同的逻辑地址可得到相同的物理地址。 如：,2000H,：,0200H 20200H,2010H,：,0100H 20200H,三,.X86,实模式下,20,位物理地址的形成,逻辑段 段基址存放在,偏移地址存放在,代码段,CS IP,堆栈段,SS SP,数据段,DS,根据不同的寻址方式,附加段,ES/FS/GS,选择,BX,、,SI,、,DI,2.,各逻辑段物理地址的形成,(,以,16,位寻址为例,):,在实模式下,段寄存器存放相应逻辑段的段基址,代码段,：,CS*2,4,+IP =,指令单元的物理地址,一条指令的一个字节取出后，,IP,自动加,1,，指向下一字节。,堆栈段：,SS*2,4,+SP =,栈顶单元的物理地址,数据段：,DS*2,4,+,偏移地址,=,数据单元的物理地址,三,.X86,实模式下,20,位物理地址的形成,三,.X86,实模式下,20,位物理地址的形成,3,段寄存器和指针寄存器的初值,CS,、,IP,的初值：由操作系统赋值,DS/ES/FS/GS,的初值：由程序员赋值。,SS,、,SP,的初值：由程序员赋值,由操作系统自动赋值,BX/SI/DI/BP,的初值：由程序员赋值。,三,.X86,实模式下,20,位物理地址的形成,第,2,章 学习重点,1.,了解,X86,内部主要功能块的简单作用,2.,掌握基本结构寄存器中的通用寄存器、段寄存器、指针寄存器的结构、名称、汇编助记符,3.,掌握,32,位微处理器工作模式中的实模式的特点，了解保护模式的工作特点,4.,掌握实模式下存储器各个逻辑段的物理地址的形成方法，以及,CS,、,IP,，,SS,、,SP,，,DS,、,ES,各寄存器初值的赋值原则及特点,