资源描述
,总线：,是,一组导线和相关的控制、驱动电路,的,集合。是计算机系统各部件之间传输地址、数据和控制信息,的,通道,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,地址总线（,AB,）,数据总线（,DB,）,控制总线（,CB,）,最小模式：引脚,MN/MX=,5V,，单处理机方式；,最大模式：引脚,MN/MX=0,，多处理机方式,2,、部分引脚分时复用,1,、工作方式：,一,、,特点,T,1,T,2,T,3,T,4,1,个总线周期,CLK,CPU,MN/MX,AD,7,AD,0,3,、,CPU,使用,4,个时钟周期读,/,写一次内存或,I/O,端口，,T,1,状态传送地址，,T,2,T,4,传送数据,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,二、 最小模式下引脚的功能,8086,CPU,AD,15,AD,0,（,8088 AD,7,AD,0,，,A,15,A,8,）,A,19,/S,6, A,16,/S,3,BHE/S,7,ALE,+5V,GND,CLK,MN/MX,INTR,NMI,HOLD,HLDA,DT/R,RD,WR,READY,INTA,RESET,TEST,M/IO,（,8088,为,SS,0,）,DEN,（,8088 IO / M,）,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,1,、,8086CPU,地址,/,数据线,:,AD,15,AD,0,：地址,/,数据信号分时复用。传送地址信号时为输出，传送数据信号时为双向。,A,19,A,16,：输出高位地址信号,2,、,ALE,地址锁存允许，高电平有效,T1,状态有效，将地址信息锁存到地址锁存器,3,、,DEN,数据允许信号 ，三态输出，低电平有效,T,2,T,4,状态有效，用作数据收发器选通信号,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,4,、,DT/R,数据发送,/,接收控制信号，三态 输出,确定总线收发器的传送方向，,DT/R,=1,，,CPU,发送数据；,DT/R,=0,，,CPU,接收数据,锁存器,STB,缓冲器,T,OE,AD,7,AD,0,A,7,A,0,D,7,D,0,ALE,DT/R,DEN,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,8086,CPU,RD,WR,M / IO,5,、读选通信号,6,、写选通信号,7,、存储器,/IO,端口控制,RD,WR,CS,接口,RD,WR,CS,内存,CS,为片选信号，低电平有效,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,例,：,当,WR=1,，,RD=0,，,M / IO =1,时，,表示,CPU,当前正在进行读存储器操作,MOV AL , 2000H,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,8,、,INTR,可屏蔽中断请求，输入,10,、,NMI,不可屏蔽中断请求，输入,9,、,INTA,中断响应信号，输出,中断服务子程序,主程序,中断信号,8086,CPU,+5V,GND,INTR,NMI,HOLD,HLDA,INTA,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,INTR ,可屏蔽中断,NMI,不可屏蔽中断,中断允许触发器 ：,IF=1,，允许,INTR,中断,IF=0,，禁止,INTR,中断,IF,CPU,INTR,NMI,NMI,不受,IF,影响,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,11,、,HOLD,总线请求，高电平有效，输入,12,、,HLDA,总线响应，高电平有效，输出,内存,I/O,CPU,HLDA,响应,AB,DB,CB,DMA,HOLD,申请,2,.2.5,8086,/8088CPU,的工作模式和引脚信号,一、最小模式和最大模式的区别,最小模式 最大模式,MN/MX,接,+5V MN/MX,接地,构成单处理机系统 构成多处理机系统,系统控制信号由,CPU,产生 系统控制信号由总线,控制器产生,2,.2.6 8086,最大模式和最小模式系统构成,2,.2.6 8086,最大模式和最小模式系统构成,二、最小模式下的系统配置,2,.2.6 8086,最大模式和最小模式系统构成,三、最大模式下的系统配置,四、常见总线接口芯片,1,、锁存器,OE,DI,0,DO,0,DI,1,DO,1,DI,2,DO,2,DI,3,DO,3,DI,4,DO,4,DI,5,DO,5,DI,6,DO,6,DI,7,DO,7,STB,8282,锁存器由多个,D,触发器构成的暂存器，在控制信号的作用下将数据传送出去,2,.2.6 8086,最大模式和最小模式系统构成,OE STB DI DO,0 1 0,、,1,0,、,1,0 0 ,锁存,1 ,高阻态,T V,CC,A1 B1,A2 B2,A3 B3,A4 B4,A5 B5,A6 B6,A7 B7,A8 B8,OE,8286,2,、缓冲器,当,OE=“0”,时 双向传输：,T=“1”,，,A,B,T=“0”,，,B,A,2,.2.6 8086,最大模式和最小模式系统构成,A,B,1,1,OE,T,时序的概念：,CPU,各引脚信号在时间上的关系,总线周期：,CPU,完成一次访问内存（或接口）操作所需要的时间。,8086,一个总线周期至少包括,4,个时钟周期,T,2,.2.7 8086CPU,的工作时序,8086,总线周期为,4T,80386,总线周期为,2T,80486,总线周期为,1T,Pentium,总线周期为,1/2T,1,、时钟周期,T,：每个时钟脉冲持续时间。,2,、总线周期：对存储器或,I/O,端口进行一次读,/,写所需的 时间；,3,、指令周期：执行一条指令所需的 时间，分为,若干,总线周期；,CLK,指令周期,总线周期,T,一、时钟周期、总线周期、指令周期,8086CPU,时钟频率为,5MH,Z,，一个,T,状态为,200nS,CPU,CLK,2,.2.7 8086CPU,的工作时序,二、 基本时序,在总线周期内不能完成读写则插入等待周期,T,W,。,CLK,总线周期,T,T,2,T,3,T,4,T,w,2,.2.7 8086CPU,的工作时序,8086,的主要操作时序有以下几种：,系统的复位和启动,最小模式下的读总线周期、写总线周期,最小模式下的总线请求和响应周期,最大模式下的读总线周期、写总线周期,最大模式下的总线请求,/,允许周期,1,、首先了解时序图中出现的信号的意义；,2,、按照时钟周期的 先后顺序，抓住信号的变化过程，依次分析确定各微操作的时序关系,三、 基本时序分析,方法：,2,.2.7 8086CPU,的工作时序,1,、系统的复位和启动,2,.2.7 8086CPU,的工作时序,2,、最小方式下存储器读总线周期,2,.2.7 8086CPU,的工作时序,3,、最小方式下存储器写总线周期,2,.2.7 8086CPU,的工作时序,2,.3 80486CPU,概述,一、,80486,的工作方式,实地址模式：,类似,8086,的体系结构，寻址空间,1MB,，,CPU,复位后自动进入，保留两个专用域,保护工作模式：,支持多任务，提供保护机制，引入虚拟存储器，,46,位虚拟地址，分段（,4GB,）,虚拟,8086,模式：,仿真,8086,方式，在虚拟存储器、保护和多任务操作等环境支持下的工作方式。,2,.3 80486CPU,概述,二、,80486,内部结构图,三、,80486 CPU,的寄存器,包括基本寄存器、系统寄存器、浮点寄存器和调试测试寄存器,1.,基本寄存器,三、,80486 CPU,的寄存器,2.,系统级寄存器,四、逻辑地址、线性地址和物理地址的关系,2,.5,总线,一、总线的分类,片总线,(Chip Bus, C-Bus),：又称元件级总线，把各种不同功能的芯片连接在一起构成特定功能模块。如,CPU,模块。,系统总线,(Internal Bus, I-Bus),：又称为内总线或板级总线，是微机中各插件（模块）之间的信息传输通路。例如,CPU,模块和存储器模块或,I/O,接口模块之间的传输通路。,外总线,(External Bus, E-Bus),：又称通信总线，是微机系统之间或微机系统与其他系统（仪器、仪表、控制装置等）之间信息传输的通路。,二、总线的性能指标,总线的带宽,：单位时间内总线上可传送的数据量，,单位：字节,/,秒（,B/s,）或兆字节,/,秒（,MB/s,）,总线的宽度：,总线能同时传送的数据位数，如,16,位、,32,位；,总线的工作频率：,总线的时钟频率，单位，,MHz,2,.5,系统总线,总线的带宽、总线的宽度、总线工作频率类似高速公路上的车流量、车道数、和车速。,总线带宽的计算公式,：,BW=,（总线宽度,/8,）*总线时钟频率,/,每个存取周期的时钟数,三、常用总线,1,、,ISA,总线,(Industrial Standard Architecture),由来：,IBM,在推出微机系统,IBM PC/XT,时，定义了一种总线结构，称为,XT,总线（,8,位数据宽度）；采用,286CPU,时，推出,IBM,PC/AT,微机系统，定义了与,XT,总线兼容的,16,位,AT,总线，即,ISA,总线，是,16,位总线。,ISA,总线插槽：,2,.5,系统总线,2,、,EISA,总线,由来：,是,ISA,总线的扩展。,特点：,同,ISA,总线完全兼容，支持多个总线主控器，增加了突发式传送，是一种高性能的,32,位标准总线。,2,.5,系统总线,3,、局部总线,VESA(,VLBus,Video,Electronics Standard Association,),总线：,又称为,CPU,总线。具有,32,位数据宽度，并可扩展到,64,位；外设与,CPU,同步工作；最多支持,3,个,VL-Bus,设备；支持多个总线主控器。直接挂在,CPU,上，面向,486,设计。,4,、,PCI,总线,PCI(,Peripheral,Component Interconnect,，外围部件互连总线,),总线系统结构：,2,.5,系统总线,4,、,PCI,总线,PCI,总线系统结构特点：,（,1,）,PCI,总线用于连接高速,I/O,设备,，如高速图形显示适配器（显卡）、网络接口适配器（网卡）、硬盘控制器等；,ISA,总线与低速,I/O,设备相连,，如键盘、鼠标等。,（,2,）,北桥芯片,：连接,CPU,总线、内存总线与,PCI,总线。,（,3,）,南桥芯片,：连接,PCI,总线与,ISA,总线。,2,.5,系统总线,5,、,USB,总线,USB,（,Universal Serial Business,），通用总线接口。是,PC,机与多种外围设备连接和通信的标准接口，是“万能接口”。,特点：,支持热插热拔、即插即用、供电灵活、提供多种速率适应不同设备、四种数据传输协议、最多可连接,127,个外设。,USB,拓扑结构：,主机（,USB Host,）、集线器（,USB Hub,）和,USB,设备（,USB,DEVICE,）。,四种数据传输方式：,控制方式传输、同步方式传输、中断方式传输、块数据方式传输。,2,.5,系统总线,6,、,AGP,总线,AGP,（,Accelerate Graphical Port,），高速图形端口：,连接,AGP,显卡和北桥芯片，提供,AGP,显卡与内存之间的高速数据传输。,2,.5,系统总线,作业,第,2,章 习题：,2.1,2.5,2.10,2.16,2.17,
展开阅读全文