资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,DSP,原理及应用,总复习,第,1,章 绪论,大纲要求：,基本内容：,数字信号处理概述；可编程,DSP,芯片；,DSP,系统；,DSP,产品简介。,教学重点：,DSP,系统的构成和,DSP,系统的设计过程。,教学难点：,DSP,芯片的特点及,DSP,芯片的应用。,基本要求：,理解数字信号处理理论与方法；正确理解可编程,DSP,芯片的发展概况和特点、分类及应用；掌握,DSP,系统的构成、特点、设计过程和芯片的选择。,本章内容主要是概念性知识要点，其复习可在,熟悉教材的基础上复习课后作业和完成以下测,试题来进行,。,1,、,DSP,芯片内部采用,_,结构,这种结构将,_,和,_,分开,允许同时取来自,_,的指令和,_,的数据。,2,、改进的哈佛结构允许指令存储在,_,中，执行此指令，不需要再从存储器中读取指令，节约了一个指令周期的时间。,3,、,TMS320C54x,内部有,_,等,4,条总线，每条总线又包括,_,和,_,。可以在一个机器周期内从程序存储器取,_,条指令，从数据存储器读,_,个操作数和向数据存储器写,_,个操作数。,4,、一般而言，一个具有四级流水线的,DSP,芯片执行一条指令，是将指令分为,_,、,_,、,_,、,_,四个阶段。,5,、,TMS320C54xDSP,的,FIR,指令专门用于系数对称的,_,算法（请写全称），,LMS,指令用于,_,算法（请写全称）。,6,、选择,DSP,芯片应考虑,_,、,_,、,_,、,_,、,_,、,_,等主要因素，其它如封装形式、质量标准、供货情况和生命周期也应顾及。,7,、,TI,公司目前常用的,DSP,芯片归纳为三大系列：即,_,系列（包括,_,）、,_,系列（包括,_,）、,_,系列（包括,_,）。,8,、,目前世界上生产通用,DSP,的厂家主要有哪几家？（请至少说出,4,个）,9,、请说出衡量,DSP,芯片运算速度的性能指标？（至少,3,种）,10,、请画出,4,级流水线操作图。,11,、典型的,DSP,系统应包括,_,、,_,、,_,、,_,、,_,。,12,、,DSP,芯片的特点是,_,、,_,、,_,、,_,、,_,、,_,、,_,、,_,、,_,。,13,、,DSP,系统的特点是,_,、,_,、,_,、,_,、,_,、,_,、,_,。,14,、,DSP,系统的设计过程可分为,_,、,_,、,_,、,_,、,_,、,_,6,个阶段。,15,、,DSP,芯片按基础特性分类可分为,_,DSP,芯片和,_,DSP,芯片；按用途可分为,_,DSP,芯片和,_,DSP,芯片；按数据格式可分为,_,DSP,芯片和,_,DSP,芯片。,DSP,原理及应用,总复习,第,2,章,TMS320C54x,的硬件结构,大纲要求：,基本内容：,C54x,的基本结构；,C54x,的主要特性和外部引脚；,C54x,的内部总线结构；,C54x,的中央处理器；,C54x,的存储器空间结构；,C54x,的片内外设电路；,C54x,的系统控制；,C54x,的外部总线。,教学重点：,C54x,的中央处理器；,C54x,的存储空间结构和片内外设电路。,教学难点：,C54x,的系统控制中关于流水线操作的理解。,基本要求：,掌握,DSP,芯片的,CPU,、存储器和片内外设的基本结构和工作原理；正确理解,C54x,的系统控制和外部总线。,本章内容概念较多，并多为理解记忆的知,识要点，其复习应围绕教学重点进行归纳,总结，可通过做课后习题以及下述测试题,来进行,。,1,、请写出,TMS320C54xDSP 8,条总线的英,文简称。,2,、程序总线传送取自程序存储器的,_,和,_,。,3,、请说明,TMS320C54xDSP,的,CPU,执行下列读写操作时分别用到哪些总线？,(1),程序写,(2),单数据读,(3),双数据读系数读,(4),外设读,(5),外设写,4,、,TMS320C54xDSP,的,3,组数据总线,CB,、,DB,和,EB,中，,_,和,_,传送读到数据存储器的操作数，,_,传送写到存储器的数据。,5,、,C54xDSP,利用两个辅助寄存器算术运算单元,_,和,_,在每个周期内产生,_,个数据存储器的地址。,6,、,C5402,采用双电源供电，共内核电源电压为,_V,，,IO,电源电压为,_V,。,7,、,C5402,芯片共有,_,个地址引脚，可寻址,_,字的外部程序空间、,_,字的外部数据空间和,_,字的外部,IO,空间。,8,、,TMS320C54x,芯片都有,2,个通用的,IO,引脚，分别为,_,和,_,。,9,、,TMS320C54x,系列,DSP,芯片的内部结构包括,_,、,_,、,_,、,_,、,_,、,_,、,_,、,_,、,_,及,_,10,个组成部分,。,10,、,C54x,的,2,个地址生成器包括,_,个辅助寄存器和,_,个辅助寄存器算术单元。,11,、,根据,ALU,功能框图回答问题：,（,1,）,ALU,如何获取数据？,（,2,）,ALU,输出数据送往何方？,（,3,）请分别说明,SXM,、,C,、,C16,控制位的,作用？,12,、若,OVM=1,，当正向溢出和负向溢出时，,ALU,将如何处理运行结果？,13,、累加器,A,和,B,都可分为三部分：,_,_,和,_,。其中，,_,用作计算时的数据位余量,以防止诸如自相关那样的迭代运算时溢出。,14,、设,A=FF20100614,执行,STL A,6,T,指令后,累加器和数据存储器单元,T,中的结果分别是多少,?,15,、累加器,A,和,B,的差别仅在于累加器,_,的,3116,位可以用做乘法器的一个输入。,16,、如何对进位位,C,清零和置位？,17,、桶形移位寄存器的任务是为输入的数据,_,，包括在,ALU,运算前对来自数据存储器的操作数或累加器的值进行,_,对累加器的值进行,_,_,等,。,18,、,C54X CPU,的乘法器,/,加法器单元包含一个,_,位乘法器和,_,位加法器可以，在一个流水线状态周期内完成一次,_,运算。,19,、当,ST1,中的小数方式位,FRCT=,_,，乘法器工作在小数相乘方式，乘法结果自动左移,1,位，以消去多余的符号位。,20,、比较,选择和存储单元,CSSU,是专为,_,算法设计的硬件单元，只要将,ST1,中的,_,位置,1,，,ALU,就被配置成双,16,位工作方式，所有的双字指令都变成双,16,位的算术运算指令。,ALU,可以在一个机器周期内完成两个,16,位数的加,/,减运算，结果分别存放在累加器的高,16,位和低,16,位，然后可以利用,_,指令对累加器的高,16,位和低,16,位进行比较，并选择较大者存放到指令所规定的存贮单元中。,21,、指数编码器是使用,_,指令和,_,指令对累加器的数值进行归一化处理。,22,、指数编码器可以在单个周期内执行,_,指令，求得累加器中数的,_,值，并以,2,的补码的形式存放到,_,中。,23,、,C54x,提供三个,16,位寄存器来作为,CPU,状态和控制寄存器，它们分别为,_,_,和,_,。,24,、状态寄存器,0,中，,_,字段是作为辅助寄存器指针，在间接寻址,_,操作数时，用来选择辅助寄存器，当,DSP,工作在,_,方式时，不能修正,ARP,，它必须置“,0”,。,25,、状态寄存器,0,中，,DP,字段称,_,，在直接寻址方式，若,ST1,中的,CPL=,_,，该字段（,9,位）与指令中给出的低,7,位地址一起形成一个,16,位直接寻址存储器的地址。,26,、,CPL=1,，选择,_,的直接寻址方式。,27,、,INTM=0,，,_,全部可屏蔽中断。,（,A,）开放 （,B,）关闭,28,、,ASM,规定一个多大范围的移位值？,29,、处理器工作方式状态寄存器,PMST,中的,_,为中断向量指针，它指示中断向量所驻留的,128,字程序存储器的位置，,DSP,复位时，这,9,位字段全部置“,1”,，所以复位向量总是驻留在程序存储空间的,_,。,30,、,C54x,处理器工作方式状态寄存器,PMST,中有,3,个状态位,_,、,_,和,_,，用来安排,C54X,片内存存储器作为程序或数据空间,。,31,、若,MP/ MC,0,，则片内,ROM,安排到,_,。,32,、若,OVLY=1,，则片内,RAM,安排到,_,。,33,、若,DROM,_,，则片内,ROM,不安排到数据空间。,34,、,C54x,的,CPU,包括,_,、,_,、,_,、,_,、,_,、,_,、及,_,。,34,、,C54X,中，内部存储器的形式有,_,、,_,和,_,三种，,_,总是安排到数据存储空间，也可以构成程序存储空间,;,_,一般构成程序存储空间,也可部分地安排到数据存储空间。,35,、所谓双寻址,RAM(DARAM),就是,_,的,RAM,存储器,而单寻址,RAM(SARAM),就是,_,的,RAM,存贮器。,36,、,C5402,内部含有,_,字的,ROM,、,_,字的,DARAM,、,_,字的,SARAM,。,37,、,C5402,有,20,条外部程序地址线，其程序空间可扩展至,1M,字。整个程序空间分成,_,页，页号由存储器映像,CPU,寄存器,_,设定。,38,、当,TMS320VC5402,片内,RAM,安排到程序空间时，每页程序存储器分成两部分：一部分,_,；另一部分是,_,；当片内,ROM,被寻址（,MP/MC=0,）,它只能在,_,页，不能映像到程序存储器的其它页。,39,、,C54x,有两类特殊功能寄存器，它们都映像到数据空间的第,_,页，第一类是,_,寄存器，它们映象到数据空间的,_,地址范围内，主要用于程序的运算处理和寻址方式的选择及设定；第二类是,_,寄存器，它们映象到数据空间的,_,区域内，主要用于控制片内外设，包括串行通信控制寄存器组、定时器控制寄存器组、机器周期设定寄存器组等。,40,、,C54x,提供了一个具有,64K,字的,I/O,空间，主要用于对片外设备的访问。可以使用,_,指令和,_,指令对,I/O,空间寻址。对,I/O,空间访问时，除了使用数据总线和地址总线外，还要用到,_,、,_,、,_,控制线。其中,_,和,_,用于选通,I/O,空间，,_,用于控制访问方向。,41,、,C54X,片内有两个部件,_,和,_,控制着外部总线的工作。,42,、,C5402,有一个,_,级深度的流水线,在任何一个机器周期内，可以有,_,条不同的指令在同时工作，每条指令工作在不同级的流水线上。,43,、,C5402,的流水线结构可分为,_,、,_,、,_,、,_,、,_,、,_,几个阶段。,44,、流水线冲突产生的原因是什么？有哪些方法可以避免流水线冲突？,DSP,原理及应用,总复习,第,3,章,TMS320C54x,的指令系统,大纲要求：,基本内容：,寻址方式；指令的表示方法；指令系统的传送类、算术运算类指令；指令系统的逻辑运算程序控制指令等。,教学重点：,寻址方式；常用指令的功能和用法。,教学难点：,寻址方式中的循环寻址；指令系统中的特殊运算指令和并行操作指令,。,基本要求：,掌握,TMS320C54x,的指令系统的,7,种寻址方式；掌握常用指令的功能和用法；正确理解各种助记符的含义。,本章内容是编程的基础，应着重分析各种寻址,方式的区别以及熟悉常用汇编指令的功能及用,法，其复习可在充分理解本章课件的基础上复,习课后作业进行。测试题示例如下：,例、下面哪条指令是端口寻址指令？,（,A,）,LD #0,，,A,（,B,）,MVKD EXAM1,，*,AR5,（,C,）,PORTR FIFO,，*,AR5,（,D,）,READA 60H,例,2,、请解释下列指令的功能并比较异同。,（,1,）,LD #60H,，,A,（,2,）,LD 60H,，,A,（,3,）,LD *,（,60H,），,A,例,3,、指令解释。,（,1,）,READA Smem,（,2,）,WRITA Smem,例,4,、程序中给出如下两条指令，请问实际寻址的数据存储器的,16,位地址是多少？,LD #5,，,DP,LD 60H,，,A,例,5,、已知单操作数间接寻址指令,LD *AR5,，,B,，请问,ARF=,？,例,6,、下面哪个间接寻址单操作数表示循环寻址？,（,A,）,*AR2-0B,（,B,）*,AR2-0%,（,C,）,*AR2,（,5,） （,D,）,*+AR2,（,5,）,例,7,、下面哪条指令汇编时不会报错？,（,A,）,MAC *AR1,，*,AR2,，,A,（,B,）,MAC *AR2,，*,AR3,，,B,（,C,）,MAC *AR0,，*,AR1,，,A,（,D,）,MAC *AR5,，*,AR6,，,B,例,8,、试分析下述指令执行后相应寄存器、状态位及数据存储器单元数据的变化。,（,1,）,BIT *AR5+,，,3,0100,（,2,）,DLD,*,AR,3,+,A,7,F B,0 0 0 1 2 3 5,A,Data memory,1 2 0 8,0100,0 1 0 0,AR,3,5 0 6 8,0101,（,3,）,BACCD B,ANDM 4444H,*AR1+,DSP,原理及应用,总复习,第,4,章 汇编语言程序的开发工具,大纲要求：,基本内容：,TMS320C54x,软件开发过程；汇编语言程序的编辑、汇编和链接过程；,COFF,的一般概念；源程序的汇编；链接器的使用。,教学重点：,常用汇编伪指令的功能和含义；链接命令文件的编写方法和链接器命令的功能和含义。,教学难点：,汇编语言程序的编辑、汇编和链接过程；汇编器、链接器对段的处理；链接器对程序的重新定位等。,基本要求：,理解,TMS320C54x,软件开发过程；理解汇编语言程序的编辑、汇编和链接过程；正确理解,COFF,的一般概念；掌握常用汇编伪指令的功能和含义；掌握链接命令文件的编写方法和链接器命令的功能和含义。,本章内容对于正确理解汇编语言程序的伪指令,和链接命令文件的,MEMORY,和,SECTIONS,伪,指令具有重要作用，复习本章不要死记硬背，,应结合第,5,、,6,章的例程及实验程序的阅读和分,析，通过正确理解记忆各知识要点。,例、下面哪条伪指令是未初始化段？,（,A,）,.bss,（,B,）,.text,（,C,）,.data,（,D,）,.sect,例,2,、下面哪条伪指令是命名段？,（,A,）,.bss,（,B,）,.text,（,C,）,.data,（,D,）,.sect,DSP,原理及应用,总复习,第,5,章 汇编语言程序设计,大纲要求：,基本内容：,汇编语言源程序的格式、常数与字符串、符号和表达式；堆栈的使用方法；控制程序；算术运算程序；重复操作程序；数据块传送程序；小数运算程序；浮点运算程序。,教学重点：,汇编语言源程序的格式；堆栈的使用方法；控制程序的编程方法；算术运算程序、重复操作程序、数据块传送程序的编程方法。,教学难点：,小数运算程序和浮点运算程序的编程方法。,基本要求：,掌握汇编语言源程序的格式；正确理解汇编语言中的常数、符号及表达式；掌握堆栈的使用方法；掌握控制程序的编程方法；掌握算术运算程序、重复操作程序、数据块传送程序的编程方法；正确理解小数运算程序和浮点运算程序的编程方法。,本章内容是本课程的重要章节，是设计应用软,件的基础，教材和实验指导书所示例程应完全,读懂并能自主完成课后习题。,例、,C5402,的有符号数所能表示的最大正数是多少？最大负数是多少？最小负数是多少？（分别用,10,进制数和,16,进制数表示）,例,2,、 分别用,16,进制和分数表示,C54xDSP,所能表示的最小有符号,正,小数。,例,3,、 试用双操作数乘加指令编写,y=ax+b,的程,序，假设,a,x,b,均为小数。（只写关键指令即可）,DSP,原理及应用,总复习,第,6,章 应用程序设计,大纲要求：,基本内容：,FIR,滤波器的,DSP,实现；,IIR,滤波器的,DSP,实现；快速傅里叶变换（,FFT,）的,DSP,实现；正弦波信号发生器。,教学重点：,FIR,滤波器的,DSP,实现；,IIR,滤波器的,DSP,实现。,教学难点：,快速傅里叶变换（,FFT,）的,DSP,实现,基本要求：,掌握数字滤波器（,FIR,和,IIR,）的,DSP,实现；正确理解快速傅里叶变换（,FFT,）的,DSP,实现；掌握正弦波信号发生器的实现。,本章内容重点掌握,FIR,和,IIR,滤波器的,DSP,实现,原理，能够读懂实验指导书,FIR,滤波器和,IIR,滤,波器的实验例程，能够利用线性缓冲区法和循,环缓冲区法编写算法实现的关键指令段。,例、教材,P179,、,P180,页程序分析及比较。,例,2,、 教材,P197,、,P199,页程序分析及比较。,DSP,原理及应用,总复习,第,7,章 片内外设、接口及应用,大纲要求：,基本内容：,C54x,的主机接口；,C54x,的定时器；,C54x,的串行口；,C54x,的中断系统。,教学重点：,C54x,的定时器的应用及编程；,C54x,的中断系统及编程应用。,教学难点：,主机接口的基本原理和应用；多路缓冲串口的原理及编程应用。,基本要求：,理解,C54x,的主机接口的基本原理；掌握,C54x,的定时器的应用及编程；掌握,C54x,的中断系统及编程应用。,第,8,章 硬件设计,大纲要求：,基本内容：,硬件设计概述；,DSP,系统的基本设计；,DSP,的电平转换电路设计；,DSP,存储器和,I/O,的扩展；,DSP,与,A/D,和,D/A,转换器的接口；,DSP,的硬件设计实例。,教学重点：,DSP,系统的硬件基本设计；存储器和,I/O,扩展的电路连接方法；模数转换接品电路的设计。,基本要求：,掌握时钟电路的设计及,PLL,设置方式、存储器和,I/O,扩展的电路连接及端口地址的确定、正确理解,DSP,系统的硬件设计实例的硬件、软件设计过程。,本两章内容重点掌握定时器、中断系统、时钟,电路设计及,PLL,配置方式以及,I/O,端口地址的确,定,，能够利用,PORTR,和,PORTW,指令对,I/O,端口,进行读写操作。,（详见测试题和第,8,章课件）,测试题：,1,、,C54x,片内定时器是一个软件可编程定时器，它主要由,_,、,_,和,_,组成，,TIM,是一个,16,位,_,计数器，,PRD,是一个,16,位的时间常数寄存器。,2,、通过编程可以控制定时器产生定时中断，定时中断的周期为,_,。,3,、要实现,8ms,的方波发生器，请编写定时器初始化的关键指令。（假设主频为,100MHz,）,4,、,C54x,中，中断向量地址是由,PMST,中的,_,作为高,9,位和,_,作为低,7,位所组成。,5,、上电后，且时钟电路已正常工作，在复位引脚 输入端加上至少,_,个机器周期的低电平，,C54x,便可完成复位操作。复位后（ 变成高电平）将,PC,置成,_,，处理器从此处取指，并开始执行程序，复位后,PMST,中的中断向量指针,IPTR,置成,_,，,ST1,中的中断方式位,INTM,置成,_,，关闭所有的可屏蔽中断，中断标志寄存器,IFR,清,0,，对,SP,指针没有初始化。,6,、复位后，,PMST,中的,MP/,位记载,_,引脚的状态，如果,MP/,引脚为,0,，处理器便从片内,ROM,地址,_,处取指并开始执行程序，如果,MP/,=1,，处理器则从片外程序存贮器地址,_,处取指开始执行程序。,7,、,C54x,支持硬件中断，也支持软件中断，硬件中断包括由,_,触发的外部硬件中断和由,_,触发的内部硬件中断。软件中断是由指令,_,_,或,_,要求的中断。,8,、,C54X,的可屏蔽中断有,_,输入的中断,;,片内外围电路引起的中断，如,_,_,_,等引起的中断。,9,、,C54X,的非屏蔽中断包括所有的,_,，以及两个外部硬件中断：,_,和,_,。,10,、两个外部硬件中断中,_,对,C54x,所有操作方式都产生影响，而,_,对,C54x,的任何操作都不会产生影响，,C54x,响应,NMI,中断时，所有其它中断被禁止。,11,、当一个中断出现的时候，,IFR,中的相应中断标志位置,_,。通过,_,、,_,、,_,可清除挂起的中断。,12,、,C54x,中开放可屏蔽中断的条件是,ST1,中的,INTM,位,=,_,IMR,中的相应位为,_,。而非屏蔽中断不受,INTM,位的影响，且在,IMR,寄存器中无相应标志位。,13,、,_,和,_,软件中断都是不可屏蔽中断,它们都不受,INTM,位的影响,指令执行后将,INTM,位置,1,。而,_,指令虽也是不可屏蔽中断，但它不影响,INTM,位的状态。,14,、硬件复位和软件指令,RESET,复位有何区别？,15,、,C54X,对于可屏蔽中断，响应的条件是：中断优先级别最,_,ST1,中的,INTM,位为,_,，,IMR,中的相应位为,_,。,16,、若处理器方式寄存器,PMST,的值为,01A0H,而中断矢量为,INT3,那么在中断响应时,程序计数器指针,PC,的值为多少,?,17,、,TMS320C54xDSP,的,CPU,执行中断服务程序（,ISR,）有哪几个步骤？,。,18,、时钟发生器为,C54x,提供时钟信号。时钟发生器由,_,和,_,两部分构成。,PLL,兼有频率放大和信号提纯的功能，所以,C54x,的外部频率源的频率可以比,CPU,的时钟频率低，这样就能降低因高速时钟所造成的高频噪声。,19,、,C54x,有两种形式的,PLL,：,_,和,_,。,20,、所谓硬件配置的,PLL,，就是通过设定,C54x,的,3,个引脚,_,、,_,和,_,的状态,选定时钟方式。,21,、软件可编程,PLL,可以通过选择,_,和,_,两种时钟方式实现。,22,、,软件可编程,PLL,，在芯片复位时，时钟方式由,3,个引脚,CLKMD1,、,CLKMD2,、,CLKMD3,的状态决定。复位后可以对,_,编程加载,以配置成所要求的时钟方式。,23,、在,PLL,锁定之前，它是不能用作,C54x,时钟的，为此可以通过对,CLKMD,寄存器中的,_,8,位字段编程，以自动延迟定时直到,PLL,锁定为此。这主要靠,PLL,中的锁定定时器，它是一个,8,位减,1,计数器。,
展开阅读全文