《数字电路与逻辑设计》第9章

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,第九章半导体存储器,1,基本概念,特点：速度快，体积小，集成度高，可靠性高。,半导体存储器是由半导体器件构成的大规模集成电路,专门用来存放二进制信息的,是任何数字电路特别是计算中不可缺少的一部分。,2,按所用半导体器件的不同,半导体存储器分为,:,1.,双极型,-,工作速度快,在微机中作高速 缓存。,2.,MOS,型,-,功耗小,因而集成度高。用于大容量存储,如微机中的内存条。,3,1.,只读存储器,(ROM:,Read Only Memory,）,信息可长期保存,断电也不丢失。,按存取方式半导体存储器可分为,:,(Ultra violet),1) ROM,2) PROM-,programmable,3) EPROM,UVEPROM,(Erasable),E,2,PROM,(Electrically),4) FLASH Memory,4,2.,随机存取存储器,(RAM:,Random Access Memory),任何时刻对任何单元都能直接写入或读出 二进制信息,断电后信息就丢失。,RAM,1) SRAM,静态,随机存取存储,器,(static),2) DRAM,动态随机存储存取器,(Dynamic),5,3.,顺序存取存储器,(,Sequential Access Memory),顺序存取存储器的特点是先入先出或先入后出,SAM,FIFO,First in First out,FILO,First in Last out,6,9.1,只读存储器,(ROM),只读存储器在工作时其存储内容是固定不变的，因此，只能读出，不能随时写入，所以称为只读存储器。,9.1.1 ROM,的结构及工作原理,1,）,ROM,的结构：,1.,地址译码器,2.,存储矩阵,3.,输出电路。,7,存储矩阵,MN,输出电路,b,0,b,1,b,N-1,D,0,D,1,D,N-1,地址译码器,W,0,A,0,图,9.1.1 ROM,的结构框图,W,1,W,M-1,A,1,A,K-1,输出电路：,1,、提高存储器带负载的能力。,2,、实现输出状态三态控制，与系统数据总线连接。,每当给定一组输入地址时，译码器,选中,某一条输出,字线,W,i,，该字线对应存储矩阵中的某个“字”，并将该字中的,n,位信息通过位线送至输出电路进行输出。,8,存储矩阵,MN,输出电路,b,0,b,1,b,N-1,D,0,D,1,D,N-1,地址译码器,W,0,A,0,图,9.1.1 ROM,的结构框图,W,1,W,M-1,A,1,A,K-1,字线,位线,按“字”存放、读取数据,，每个“字”由若干个存储单元组成，即包含若干“位”。字的位数称为“,字长,”。,存储容量是,ROM,的主要技术指标之一，它一般用,存储字数：,M=2,K,输出位数：,N ,来表示。例如：,128(,字,),8(,位,),、,1024(,字,),8(,位,),等等。,9,ROM,的存储容量,1.,存储容量,存储器存储数据的能力，为存储器含存储单元,的总位数。,存储容量,=,字数,位数,字, word,位, bit,1k ,1,: 1024,个字 每个字,1,位 存储容量,1 k,1k ,4,: 1024,个字 每个字,4,位 存储容量,4 k,256 ,8,: 256,个字 每个字,8,位 存储容量,2 k,64 k ,16,: 64 k,个字 每个字,16,位 存储容量,1024k,（,1M,）,2.,存储容量与地址位数的关系,存储容量,256,4,8,位地址,256 = 2,8,4,位数据输出,存储容量,8k,8,8k=8,2,10,=2,13,13,位地址,8,位数据输出,10,图,9.1.2,二极管,ROM,1,1,D,3,D,2,D,1,1,D,0,缓冲器,输出电路,存储矩阵,地址译码器,b,3,b,2,b,1,b,0,字线,W,0,W,1,W,2,W,3,1,1,1,位线,V,CC,A,1,A,0,2,）,ROM,的工作原理,11,1,1,D,3,D,2,D,1,1,D,0,缓冲器,输出电路,存储矩阵,地址译码器,b,3,b,2,b,1,b,0,字线,W,0,W,1,W,2,W,3,1,1,1,位线,V,CC,A,1,A,0,地址输入,选中字线,ROM,输出,A,1,A,0,D,3,D,2,D,1,D,0,0,0,0,1,1,0,1,1,表,9.1.1,图,9.1.2,的地址输入与输出状态对应关系,该存储器的容量,字数,位数,44,位,W,0,1,0,1,0,W,1,1,1,1,0,W,2,0,1,0,1,W,3,1,1,0,1,12,结论,字线,W,和位线,b,间接二极管，存储信息,1,，,字线,W,和位线,b,间不接二极管，存储信息,0,。,1,1,D,3,D,2,D,1,1,D,0,驱动器,输出电路,存储矩阵,地址译码器,b,3,b,2,b,1,b,0,字线,W,0,W,1,W,2,W,3,1,1,1,位线,V,CC,A,1,A,0,图,9.1.2 44,位二极管,ROM,13,3)ROM,的逻辑关系,1,、地址译码器实现地址码的,与运算,，每条字线对应一个最小项。,2,、存储矩阵,3,1,0,3,2,1,1,3,2,1,2,3,2,0,W,W,W,D,W,W,D,W,W,W,D,W,W,D,+,+,=,+,=,+,+,=,+,=,D,3,D,2,D,1,D,0,存储矩阵,W,0,W,1,W,2,W,3,位线,字线,实现相对应字线的,或运算,。,14,所以,ROM,属于,组合逻辑,，且为最小项表达式或标准与或式，即：,D,0,=W,2,+W,3,=A,1,A,0,+A,1,A,0,D,1,=W,0,+W,1,=,A,1,A,0,+,A,1,A,0,D,2,=W,1,+W,2,+W,3,=,A,1,A,0,+A,1,A,0,+A,1,A,0,D,3,=W,0,+W,1,+W,3,=,A,1,A,0,+,A,1,A,0,+A,1,A,0,15,阵列图表示,ROM,的结构,D,0,D,1,A,1,A,0,A,1,A,0,W,0,W,3,W,2,W,1,D,2,D,3,与,阵列,或阵列,1,1,D,3,D,2,D,1,1,D,0,缓冲器,输出电路,存储矩阵,地址译码器,b,3,b,2,b,1,b,0,字线,W,0,W,1,W,2,W,3,1,1,1,位线,V,CC,A,1,A,0,16,阵列图特点,3,、“黑点”代表输入、输出间应具有的逻辑关系,（“与” 或者“或”），,在存储矩阵中，表示交叉处有二极管。,D,0,D,1,A,1,A,0,A,1,A,0,W,0,W,3,W,2,W,1,D,2,D,3,与,阵列,或阵列,1,、与阵列：固定阵列，对应输入变量的最小项。,2,、或阵列：可编程，存储任意二进制信息，可以实现任意组合逻辑。,17,9.1.7 ROM,的应用,实现组合逻辑函数,代码转换,生成函数表,字符发生器,波形产生。,18,例,9.1.1,：试用,ROM,实现如下组合逻辑函数：,F,1,=AB+,AC,F,2,=AB+,BC,解：,先将上述两个逻辑函数转化成最小项表达式：,F,1,=ABC+AB,C+,A,BC+,ABC=,m,(1,3,6,7),F,2,=ABC+AB,C+A,BC+,A,BC=,m,(1,5,6,7),19,ROM,阵列如图,9.1.9,所示,1,1,1,(D,1,),(D,0,),F,2,F,1,A,B,C,图,9.1.9,例,9.1.1ROM,阵列,20,例,9.1.2,试用,ROM,设计一个,8421 BCD,码,7,段显示译码器电路，其真值表如表,9.1.2,所示。,解：由真值表可见，应取用输入地址为,4,位，输,出数据为,7,位的,16,字节,7,位,ROM,。,可根据真值表直接画出,ROM,的阵列图，而,不需要列出逻辑式。,21,Q,3,Q,2,Q,1,Q,0,a,b,c,d,e,f,g,显示,0,0,0,0,0,0,0,0,0,0,1,0,0,0,0,1,1,0,0,1,1,1,1,1,0,0,1,0,0,0,1,0,0,1,0,2,0,0,1,1,0,0,0,0,1,1,0,3,0,1,0,0,1,0,0,1,1,0,0,4,0,1,0,1,0,1,0,0,1,0,0,5,0,1,1,0,0,1,0,0,0,0,0,6,0,1,1,1,0,0,0,1,1,1,1,7,1,0,0,0,0,0,0,0,0,0,0,8,1,0,0,1,0,0,0,0,1,0,0,9,表,9.1.2 8421BCD,码,7,段显示译码器电路的真值表,22,（ ）,与,阵列,译码器,a,b,c,d,e,f,g,（,Q,0,）,（,Q,1,）,（,Q,2,）,（,Q,3,）,A,0,A,1,A,2,A,3,m,0,m,15,图,9.1.10,例,9.1.2 ROM,阵列,23,字符发生器,地址译码器,D,0,A,2,A,1,A,0,输出缓冲器,D,1,D,2,D,3,D,4,图,9.1.11 ROM,显示矩阵结构图,24,ROM,在波形发生器中的应用。,ROM,D/A,计数器,CP,计数脉冲,送示波器,3,4,A,1,A,2,A,0,D,3,D,2,D,1,D,0,D/A,0,1,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,2,4,8,12,9,6,3,t,u,o,0,2,3,4,6,8,9,12,25,t,u,o,0,ROM,D/A,计数器,CP,计数脉冲,送示波器,3,4,u,o,A,1,A,2,A,0,D,3,D,2,D,1,D,0,D/A,0,1,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,2,4,8,12,9,6,3,26,2.,一次性可编程,ROM,（,PROM,）,。,出厂时，存储内容全为,1,（或全为,0,），用户可根据自己的需要进行编程，但只能编程一次。,1.,固定,ROM,（掩模,ROM,）,。厂家把数据“固化”在存储器中，用户无法进行任何修改。使用时，只能读出，不能写入。,二、不同编程方式的,ROM,ROM,的编程是指将信息存入,ROM,的过程。,U,CC,字线,W,i,位线,D,i,熔丝,用户对,PROM,编程是,逐字逐位,进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。,熔丝型,PROM,的存储单元,27,3.,紫外线擦除可编程,ROM,（,UVEPROM,）,。,采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。,5.,快闪存储器（,Flash Memory,）,。兼有,EPROM,、,EEPROM,、,RAM,的特点，既有存储内容非丢失性，又有快速擦写和读取的特性。一般一只芯片可以擦除,/,写入,100,万次以上。,4.,电可擦除可编程,ROM,（,E,2,PROM,）,。,也是采用浮栅技术，用电擦除，可重复擦写,100,次，并且擦除的速度要快的多。,E,2,PROM,的电擦除过程就是改写过程，它具有,ROM,的非易失性，又具备类似,RAM,的功能，可以随时改写。,28,随机存储器又称读写存储器,R,andom,A,ccess,M,emory,。,随机存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称,RAM,。,9.2,随机存储器,(RAM),根据存储单元的工作原理，可分,SRAM,（Static Random Access Memory）,DRAM,（Dynamic Random Access Memory ）,29,一、静态,RAM(SRAM),地址输入,存储矩阵,行地址译码,读,写,控,制,I/O,列,地址译码,地址输入,CS,R/W,RAM,的结构：,存储矩阵、（行、列）地址译码器、片选及读写控制电路。,存储矩阵由触发器组成，利用寄存器的,保持,功能存储数据，一旦电源断开，所存信息丢失。,30,例如：,1024,1,的存储器，若排列成,32,32,的矩阵。,X1,A,5,A,6,A,7,A,8,A,9,A,0,A,1,A,2,A,3,A,4,行 译 码 器,列 译 码 器,（,0,，,0,）（,0,，,1,）（,0,，,2,）,（,0,，,30,）（,0,，,31,）,（,1,，,0,）（,1,，,1,）（,1,，,2,）,（,1,，,30,）（,1,，,31,）,（,2,，,0,）（,2,，,1,）（,2,，,2,）,（,2,，,30,）（,2,，,31,）,（,30,，,0,）（,30,，,1,）（,30,，,2,）,（,30,，,30,）（,30,，,31,）,X0,X30,X2,X31,（,31,，,0,）（,31,，,1,）（,31,，,2,）,（,31,，,30,）（,31,，,31,）,Y0,Y31,Y1,Y2,Y30,31,例如：,1024,2,的存储器，可以排列成,32,64,的矩阵。,X1,A,5,A,6,A,7,A,8,A,9,A,0,A,1,A,2,A,3,A,4,行 译 码 器,列 译 码 器,（,0,，,0,）（,0,，,1,）（,0,，,2,）（,0,，,3,）,（,0,，,63,）（,0,，,64,）,（,1,，,0,）（,1,，,1,）（,1,，,2,）（,1,，,3,）,（,1,，,63,）（,1,，,64,）,（,2,，,0,）（,2,，,1,）（,2,，,2,）（,2,，,3,）,（,2,，,63,）（,2,，,64,）,（,30,，,0,）（,30,，,1,）（,30,，,2,）（,30,，,3,）,（,30,，,63,）（,30,，,64,）,X0,X30,X2,X31,（,31,，,0,）（,31,，,1,）（,3,，,2,）（,31,，,3,）,（,31,，,63,）（,31,，,64,）,Y0,Y1,Y2,Y30,Y31,32,X,0,X,1,X,2,X,3,X,31,X,30,Y,0,Y,1,Y,7,列 译 码 器,行,译,码,器,A,5,A,6,A,7,A,0,A,1,A,2,A,3,A,4,R/W,控制电路,读/写R/W,片选CS,I/O,图,9.2.1 RAM,结构示意图,该,RAM,的存储容量：,2,8,4=3232,33,与,ROM,相比，多了读,/,写,(R/W),端。,&,&,R/W,I/O,CS,D,D,EN,EN,EN,4,G,5,G,存储矩阵及地址译码电路,地址线,图,9.2.3,片选与读,/,写控制电路,34,常用,RAM,芯片,1,2,3,4,5,6,7,8,9,18,17,16,15,14,13,12,11,10,A,2,A,1,A,0,A,3,A,4,A,5,A,6,A,7,A,8,A,9,CS,GND,V,CC,D,3,D,2,D,1,D,0,R / W,RAM 2114,管脚图,RAM 6116,管脚图,2,3,4,5,6,7,8,9,10,23,22,21,20,19,18,17,16,15,A,0,A,1,D,0,A,3,A,4,A,5,A,6,A,9,A,10,CS,GND,V,CC,D,3,D,2,D,1,D,4,A,2,A,7,1,11,12,14,13,24,A,8,D,5,D,6,D,7,RD,WR,35,3,）存储器容量的扩展,位扩展可以用多片芯片,并联,的方式来实现。,各地址线、读,/,写线、片选信号对应并联，,各芯片的,I/O,口作为整个,RAM,输入,/,出数据端的一位。,1.,位扩展方式,增加,I/O,端个数,用,10241,位的,RAM,扩展为,10248,位,RAM,八片,36,D,0,D,1,D,2,D,3,D,4,D,5,D,6,D,7,CS,R/W,A,A,0,9,L,0,A,W,/,R,CS,9,A,2114（I）,数据输出,CS,R/W,A,A,0,9,L,2114（）,图,9.2.6 2114,芯片位扩展,D,0,D,1,D,2,D,3,D,0,D,1,D,2,D,3,37,2.,字扩展方式,增加地址端个数,例：用,2568,位的,RAM,扩展为,10248,位,RAM,。,解：,N=4,思路：访问,10248,的存储器需要,10,根地址线，而访问,2568,只需,8,根地址线。设法用剩余的,2,根地址线去控制,4,个芯片的片选端 。因此需要一个,2-4,线译码器。,字扩展可以利用外加译码器控制芯片的片选,(CS),输入端来实现。,各片,RAM,对应的数据线、读,/,写线对应并联；,低位地址线也并联接起来；,要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。,38,用,2568,位的,RAM,扩展为,10248,位,RAM,的系统框图,39,A,9,A,8,选中片号,对应地址范围,0 0,(1),0,255,0 1,(2),256,511,1 0,(3),512,767,1 1,(4),768,1023,40,表,9.2.1,地址码与地址范围的关系,A,11,A,10,选中片号,对应地址范围,0 0,2114(1),01023,0 1,2114(2),10242047,1 0,2114(3),20483071,1 1,2114(4),30724095,解：,N=4,1024,2,10,，每片有,10,条地址线；,4096,2,12,，需要,12,条地址线；,例：,41,图,9.2.7 2114,芯片字扩展,2-4,译,码,器,CS,R/W,A,A,0,9,L,2114（3）,D,0,D,1,D,2,D,3,CS,R/W,A,A,0,9,L,2114（4）,D,0,D,1,D,2,D,3,CS,R/W,A,A,0,9,L,2114（1）,D,0,D,1,D,2,D,3,CS,R/W,A,A,0,9,L,2114（2）,D,0,D,1,D,2,D,3,A,10,A,11,R/W,A,9, A,0,A,11,A,10,A,11,A,10,A,11,A,10,A,11,A,10,D,3, D,0,42,例,9.2.1,试用,1K 4,位,2114RAM,扩展一个,4K 8,位的,存储器。,解,：,（,1,）,确定芯片数：,（,2,）确定地址线数,D,（,3,）用,8,片,1K 4,位,2114RAM,芯片，经字,位扩展构成的存储电路如图,9.2.8,所示。,2,D,= 4096，D=12。,43,CS,R/W,A,A,0,9,L,2114（7）,D,0,D,3,L,CS,R/W,A,A,0,9,L,2114（5）,D,0,D,3,L,CS,R/W,A,A,0,9,L,2114（3）,D,0,D,3,L,CS,R/W,A,A,0,9,L,2114（1）,D,0,D,3,L,CS,R/W,A,A,0,9,L,2114（8）,D,0,D,3,L,CS,R/W,A,A,0,9,L,2114（6）,D,0,D,3,L,CS,R/W,A,A,0,9,L,2114（4）,D,0,D,3,L,CS,R/W,A,A,0,9,L,2114（2）,D,0,D,3,L,2-4,译,码,器,A,10,A,11,R/W,A,9,A,0,D,3,D,0,D,7,D,4,Y,3,Y,2,Y,1,Y,0,图,9.2.8 2114RAM,的字位扩展,44,A,1,Y,0,A,0,Y,1,Y,2,EN Y,3,A,0,A,9,CS,2114（1）,R/W,D,3,D,0,A,0,A,9,CS,2114（2）,R/W,D,3,D,0,A,0,A,9,CS,2114（3）,R/W,D,3,D,0,A,0,A,9,CS,2114（4）,R/W,D,3,D,0,A,0,A,9,CS,2114（5）,R/W,D,3,D,0,A,0,A,9,CS,2114（6）,R/W,D,3,D,0,A,0,A,9,CS,2114（7）,R/W,D,3,D,0,A,11,A,10,A,0,A,9,R/W,D,3,D,0,D,7,D,4,D,11,D,8,D,15,D,12,2/4,译码器,例：,RAM2114,构成的存储器如下图，试根据该存储器的工作情况填写下表。,45,无,01023,0,4,、,5,、,6,、,7,10242047,20483071,30724095,2,、,3,1,16,8,4,D,15,D,12,A,1,Y,0,A,0,Y,1,Y,2,EN Y,3,A,0,A,9,CS,2114（1）,R/W,D,3,D,0,A,0,A,9,CS,2114（2）,R/W,D,3,D,0,A,0,A,9,CS,2114（3）,R/W,D,3,D,0,A,0,A,9,CS,2114（4）,R/W,D,3,D,0,A,0,A,9,CS,2114（5）,R/W,D,3,D,0,A,0,A,9,CS,2114（6）,R/W,D,3,D,0,A,0,A,9,CS,2114（7）,R/W,D,3,D,0,A,11,A,10,A,0,A,9,R/W,D,3,D,0,D,7,D,4,D,11,D,8,2/4,译码器,46,例,2,、按下列给定状态转移表，用,DFF,和,ROM,设计同步计数器电路（不考虑自启动性）,Q,2,Q,1,Q,0,Z,0 0 0,0,0 0 1,0,0 1 0,0,0 1 1,0,1 0 0,1,47,三、动态,RAM(DRAM),靠,MOS,管栅极电容或,MOS,电容,的暂存电荷功能存储数据，由于电容的容量很小，且存在漏电流，需不断地进行,刷新,。,字线,W,i,位线,Y,i,T,C,B,C,S,图,9.2.9,单管,MOS,动态存储单元,48,作业题,9.7,9.3,9.10,49,