《数字电路与逻辑设计》第6章-(6)

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,一般时序电路的分析和设计,1,时序电路的分析步骤,（,1,）电路分析：根据电路结构，确定是同步还是异步电路，是,Moore,型，还是,Mealy,型；确定输入信号和输出信号，哪些部分是组合逻辑电路，哪些部分是存储电路。,（,2,）列方程：,列各触发器激励方程,列各触发器状态方程（包括,CP,）,列电路输出方程,（,3,）作状态转移表（图），波形图。,（,4,）分析逻辑功能。,2,解：,1,）电路分析：,Mealy,型电路，同步时序电路，输入：,X,，,输出,Z,。,例,1,：分析下图所示电路。,3,a,、,激励方程：,J,1,=X,，,K,1,=XQ,2,n,。,J,2,=XQ,1,n,，,K,2,=,X,。,2,）列方程：,b,、状态方程：,Q,1,n+1,=X,Q,1,n,+XQ,2,n,Q,1,n,.CP,Q,2,n+1,=XQ,1,n,Q,2,n,+XQ,2,n,.CP,c,、输出方程：,Z=XQ,1,n,Q,2,n,4,（,3,）列状态转移表,b,、状态方程：,Q,1,n+1,=X,Q,1,n,+XQ,2,n,Q,1,n,.CP,Q,2,n+1,=XQ,1,n,Q,2,n,+XQ,2,n,.CP,c,、输出方程：,Z=XQ,1,n,Q,2,n,当前输入,当前状态,下一状态,当前输出,X,Q,n,2,Q,n,1,Q,n+1,2,Q,n+1,1,Z,0,0,0,0,1,1,1,1,0 0,0 1,1 0,1 1,0 0,0 1,1 0,1 1,0 0,0 0,0 0,0 0,0 1,1 0,1 1,1 1,0,0,0,0,0,0,0,1,5,表,6.2.3(b),例,6.2.2,电路的状态转移表,N(t,),X =0,X =1,X,= 0,X,= 1,A A B 0 0,B A C,0,0,C A D,0,0,D A D 0 1,Z(t,),S(t,),当前输入,当前状态,下一状态,当前输出,X,Q,n,2,Q,n,1,Q,n+1,2,Q,n+1,1,Z,0,0,0,0,1,1,1,1,0 0,0 0,0 0,0 0,0 1,1 0,1 1,1 1,0 0,0 1,1 0,1 1,0 0,0 1,1 0,1 1,0,0,0,0,0,0,0,1,Q,n,2,Q,n,1,Q,n+1,2,Q,n+1,1,Z,X,= 0,X,= 1,X,= 0,X,= 1,0 0,0 1,1 0,1 1,0 0,0 0,0 0,0 0,0 1,1 0,1 1,1 1,0,0,0,0,0,0,0,1,6,状态转移图,Q,2,Q,1,X/Z,A,00,B,01,D,11,C,10,0/0,0/0,0/0,1/0,1/0,1/0,0/0,1/1,N(t,),X =0,X =1,X,= 0,X,= 1,A A B 0 0,B A C,0,0,C A D,0,0,D A D 0 1,Z(t,),S(t,),7,4,）,分析逻辑功能,：,Mealy,型电路。在任何状态下，一旦,X,出现,0,，则电路回到初始状态,A,，,且输出,Z,为,0,。当,X,连续出现四个及四个以上的“,1”,，输出,Z,则为,1,，可以看出，该电路是一个连续四个以上,1,的检测电路。,8,例,2,：分析下图所示电路。,9,解：,1,）分析电路结构：该电路是由七个与非门及一个,JKFF,组成，且,CP,下降沿触发，属于米勒电路，输入信号,X,1,，,X,2,，,输出信号,Z,。,2,）,求触发器激励函数：,J=X,1,X,2,，,K=,X,1,X,2,触发器次态方程：,Q,n+1,=X,1,X,2,Q,n,+,X,1,X,2,Q,n,=X,1,X,2,Q,n,+(X,1,+X,2,)Q,n,电路输出方程：,Z=,X,1,X,2,Q,n,+X,1,X,2,Q,n,+,X,1,X,2,Q,n,+X,1,X,2,Q,n,10,3),状态转移表：,输 入,X,1,X,2,S(t),Q,n,N(t),Q,n+1,输 出,Z,0 0,0 0,0 1,0 1,1 0,1 0,1 1,1 1,0,1,0,1,0,1,0,1,0,0,0,1,0,1,1,1,0,1,1,0,1,0,0,1,4),逻辑功能,：实现串行二进制加法运算。,X,1,X,2,为被加数和加数，,Q,n,为低位来的进位，,Q,n+1,表示向高位的进位，,Z,为计算结果。,11,例如,:X,1,=110110,，,X,2,=110100 ,则运算如下表所示：,节拍脉冲,CP,CP7 CP6 CP5 CP4 CP3 CP2 CP1,被加数,X,1,0 1 1 0 1 1 0,加 数,X,2,0110100,低位进位,Q,n,1101000,高位进位,Q,n+1,0110100,本位和,Z,1101010,12,同步时序电路的设计,设计步骤：,(1),根据功能要求，确定输入输出信号，建立原始状态转移表。,最为关键重要的一步，不易掌握。初次建立的状态转移表往往不是最简的，因此称为原始状态表。,(2),化简状态表,原始状态表往往存在多余的状态或重复的状态，若状态越多，则电路越复杂，必须对其进行化简。,13,(3),进行状态编码,(4),选定触发器，根据状态转移表设计各触发器的激励函数和输出函数。,(5),画电路图。,14,建立原始状态表,例,1,：设计一个同步序列电路对输入序列进行检测，当出现,01011,时，输出为,1,，否则输出为,0,。,解：输入：,X,，输出：,Z,。,15,A,：,起始状态，准备检测。,B,：电路收到一个,0,；,C,：电路连续收到,01,；,D,：电路连续收到,010,；,E,：电路连续收到,0101,；,F,：电路连续收到,01011,；准备重新检测,定义状态：,16,A,B,C,D,E,0/0,1/0,0/0,1/0,0/0,1/0,0/0,1/0,0/0,0/0,状态,X/Z,检测序列,01011,状态转移图,F,1/1,1/0,A,：准备；,B,：,0,；,C,：,01,；,D,：,010,；,E,：,0101,；,F: 01011,。,17,注意：,确定有多少状态来表示所设计电路，决不能遗漏任何一个可能的状态。,当外部输入变量为,n,个时，则每个状态有,2,n,个转移方向。,A,B,C,D,E,0/0,1/0,0/0,1/0,0/0,1/0,0/0,1/0,0/0,0/0,F,1/1,1/0,18,可导出原始状态转移表：,S（t）,N（t）,Z（t）,X=0,X=1,X=0,X=1,A,B,A,0,0,B,B,C,0,0,C,D,A,0,0,D,B,E,0,0,E,D,F,0,1,F,B,A,0,0,A,B,C,D,E,0/0,1/0,0/0,1/0,0/0,1/0,0/0,1/0,0/0,0/0,F,1/1,1/0,19,化简原始状态表,关键：,寻找等价状态。什么是等价状态？满足以下两条件：,在所有输入条件下，两状态对应输出完全相同。,在所有输入条件下，状态转移也完全相同。,等价状态可以合并为一个状态。,S（t）,N（t）,Z（t）,X=0,X=1,X=0,X=1,A,B,A,0,0,B,B,C,0,0,C,D,A,0,0,D,B,E,0,0,E,D,F,0,1,F,B,A,0,0,上例中：,A,和,F,是等价状态，可以合并成一个状态,20,A,B,C,D,E,0/0,1/0,0/0,1/0,1/1,1/0,0/0,1/0,0/0,0/0,状态,X/Z,检测序列,01011,状态转移图,A,：,01011,，准备；,B,：,0,；,C,：,01,；,D,：,010,；,E,：,0101,；,21,等价状态条件,2,的几种特殊情况,1,、隐含等价。例如：,S（t）,N（t）,Z（t）,X=0,X=1,X=0,X=1,A,B,A,0,0,B,B,E,0,0,C,D,A,0,0,D,B,E,0,0,E,D,A,0,1,B,D,等价则,A,C,等价，,BD,是,AC,的隐含等价条件。,22,2,、互为隐含等价条件,S（t）,N（t）,Z（t）,X=0,X=1,X=0,X=1,A,B,A,0,0,B,B,A,0,0,C,D,A,0,0,D,B,C,0,0,E,D,A,0,1,BD,和,AC,互为隐含等价条件，则,BD,和,AC,分别等价。,等价状态条件,2,的几种特殊情况,23,3,、次态交错。例如：,S（t）,N（t）,Z（t）,X=0,X=1,X=0,X=1,A,B,A,0,0,B,D,C,0,0,C,D,A,0,0,D,B,C,0,0,E,D,A,0,1,B,和,D,的次态交错，则,BD,等价。,等价状态条件,2,的几种特殊情况,24,4,、等价隐含条件出现循环。,AD,AD,BE,CF,AD,CC,BE,则，,AD,BE,CF,各自等价。,等价状态条件,2,的几种特殊情况,25,化简过程分三步：,画出隐含表进行顺序比较。,进行关联比较,列出最小化状态表。,26,例,2,：将下面原始状态表进行化简。,S（t）,N（t）/Z（t）,X=0,X=1,A,A/0,B/0,B,C/0,D/0,C,E/0,F/0,D,G/0,H/0,E,A/0,B/0,F,C/0,D/0,G,E/0,F/0,H,G/0,H/1,27,A,B,C,D,E,F,G,B,C,D,E,F,G,H,S（t）,N（t）/Z（t）,X=0,X=1,A,A/0,B/0,B,C/0,D/0,C,E/0,F/0,D,G/0,H/0,E,A/0,B/0,F,C/0,D/0,G,E/0,F/0,H,G/0,H/1,AC,BD,AE,BF,CE,DF,AC,BD,AE,BF,AC,BD,CE,DF,AE,BF,EC,DF,AC,BD,AE,BF,CE,DF,隐含表,AE,BF,CG,AC,AG,CE,EG,等价,状态：,28,等价类：等价状态的集合。,AE,，,BF,，,CG,，,AC,，,AG,，,CE,，,EG,最大等价类：包含了全部等价状态的等价类。根据等价状态的传递性，可得最大等价类：,ACEG,重新命名为：,a,b,c,d,状态,BF,D F,29,S（t）,N（t）/Z（t）,X=0,X=1,A,A/0,B/0,B,C/0,D/0,C,E/0,F/0,D,G/0,H/0,E,A/0,B/0,F,C/0,D/0,G,E/0,F/0,H,G/0,H/1,ACEG,，,BF,，,D,，,H,a b c d,S（t）,N（t）/Z（t）,X=0,X=1,a,a/0,b/0,b,a/0,c/0,c,a/0,d/0,d,a/0,d/1,列最小化状态表为,30,状态编码,在工程上比较具有实用价值的方法为相邻法：尽可能使次态方程和输出函数在卡诺图上“,1”,的分布为逻辑相邻，以便于化简。,31,三个原则：,（优先权由高到低）,具有相同次态的现态。如上例的,c,和,d,同一现态的各个次态。如上例的,a,和,d,a,和,b,a,和,c,具有相同输出的现态。如,abc,可任取两两相邻，,ab,bc,ac,。,S（t）,N（t）/Z（t）,X=0,X=1,a,a/0,b/0,b,a/0,c/0,c,a/0,d/0,d,a/0,d/1,0,1,0,1,0,0,1,1,a,b,0,a,d,d,c,1,b,c,32,编码后的二进制状态转移表为：,S（t）,N（t）/Z（t）,X=0,X=1,00,00/0,01/0,01,00/0,11/0,11,00/0,10/0,10,00/0,10/1,S（t）,N（t）/Z（t）,X=0,X=1,a,a/0,b/0,b,a/0,c/0,c,a/0,d/0,d,a/0,d/1,0,1,0,a,b,1,d,c,33,(4),选定触发器，根据状态转移表设计各触发器的激励函数和输出函数。,S（t）,N（t）/Z（t）,X=0,X=1,00,00/0,01/0,01,00/0,11/0,11,00/0,10/0,10,00/0,10/1,当前输入,当前状态,下一状态,当前输出,X,Q,n,2,Q,n,1,Q,n+1,2,Q,n+1,1,Z,0,0,0,0,1,1,1,1,0 0,0 1,1 0,1 1,0 0,0 1,1 0,1 1,当前输入,当前状态,下一状态,当前输出,X,Q,n,2,Q,n,1,Q,n+1,2,Q,n+1,1,Z,0,0,0,0,1,1,1,1,0 0,0 0,0 0,0 0,0 1,1 1,1 0,1 0,0 0,0 1,1 0,1 1,0 0,0 1,1 0,1 1,0,0,0,0,0,0,1,0,34,1,1,1,0,1,0,0,0,0,0,10,11,01,00,X,Q,2,Q,1,D,2,n,n,0,0,1,1,1,0,0,0,0,0,10,11,01,00,X,Q,2,Q,1,D,1,n,n,1,0,0,0,1,0,0,0,0,0,10,11,01,00,X,Q,2,Q,1,Z,n,n,当前输入,当前状态,下一状态,当前输出,X,Q,n,2,Q,n,1,Q,n+1,2,Q,n+1,1,Z,0,0,0,0,1,1,1,1,0 0,0 0,0 0,0 0,0 1,1 1,1 0,1 0,0 0,0 1,1 0,1 1,0 0,0 1,1 0,1 1,0,0,0,0,0,0,1,0,D,2,=XQ,1,n,+XQ,2,n,D,1,=X,Q,2,n,Z=XQ,2,Q,1,n,35,作业,6.2,6.3,36,