卷积码-第六章信道编码课件

,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第六章,信道编码,卷积码-第六章信道编码,2024/9/8,2,6.4.1,卷积码的基本概念,6.4.2,卷积码的编码,6.4.3,卷积码的矩阵描述,6.4.4,卷积码的译码,6.4.5,卷积码的状态转移图与栅格描述,6.4.6,维特比译码的基本原理,6.4.7,软判决维特比译码,6.4.8,维特比译码的性能,6.4.9,维特比译码的应用,6.4,卷积码,2024/9/8,5,输入输出符号可以不同，可以用矢量表示，最常见的是取自同一域上的不同维数的矢量。例如信息符号流,A,i,映射到编码符号流,B,i,，其中,A,i,为,k,维矢量，,B,i,为,n,维矢量，这样就是一个效率为,k/n,的编码,通常，输入符号流是经过信源编码的结果，已经变成二进制流或较小的域符号。因此,k,维输入矢量和,n,维输出矢量往往是人为地一种分割。,6.4.1,卷积码的基本概念,对信息流编码的模型,2024/9/8,6,利用分组码对信息流编码,对信息序列按一定长度分段，对每一段分别进行分组编码：,B,i,=,f,i,(A,i,),当采用线性分组码时有：,B,i,=G,i,A,i,当采用非时变线性分组码时：,B,i,=GA,i,分组码编码中第,i,个输出编码码段只与第,i,个输入信息段有关，即编码在段间没有记忆性,6.4.1,卷积码的基本概念,2024/9/8,7,从一般的角度讲，当前的编码符号完全可以不仅受当前的信息符号控制，而且还可受控于其它时刻的输入信息符号,从因果的角度出发，可以只考虑受控于当前及历史上的输入符号流。换句话说，就是编码器可以是有记忆的,因此输出的编码符号流也就具有了一定的相关性,6.4.1,卷积码的基本概念,有记忆的编码方法,2024/9/8,8,这种相关性是广义的，一种典型的相关性就是马氏链过程,编码器的记忆可以是有限的，也可以是无限的。,有限记忆系统的输出总可模型化为马氏过程，可以用状态转移图来描述。,无限记忆系统中可用状态转移图描述的也是马氏过程。,对于线性系统而言，有限记忆和无限记忆就分别对应于,FIR,和,IIR,滤波器。,当从滤波器角度看时，输入输出要用同一域中的元素。这样输入符号流应为,GF(p),上的,k,维矢量。输出符号流为,GF(p),上的,n,维矢量。,6.4.1,卷积码的基本概念,编码器的记忆性,2024/9/8,9,卷积码（又称连环码）首先由埃里亚斯,(Elias),于,1955,年提出。,1957,年伍成克拉夫,(Wozencraft),提出了一种有效译码算法，即序列译码。,1963,年梅西,(Massey),提出了一种性能稍差，但比较实用的门限译码方法，由于这一实用性进展使卷积码从理论走向实用化。,1967,年维特比,(Viterbi),提出了最大似然译码法。它对存储器级数较小的卷积码的译码很容易实现，人们后来称它为维特比算法或维特比译码，并被广泛地应用于现代通信中。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,10,分组码,是把,k,个信息比特的序列编成,n,个比特的码组，每个码组的,n-k,个校验位,仅与本码组,的,k,个信息位有关，而与其他码组无关。为了达到一定的纠错能力和编码效率，分组码的码组长度一般都比较大。编译码时必须把整个信息码组存储起来，由此产生的译码延时随,n,的增加而增加。,卷积码,是另外一种编码方法，它也是将,k,个信息比特编成,n,个比特，,但,k,和,n,通常很小，特别适合以串行形式进行传输，时延小,。与分组码不同，卷积码编码后的,n,个码元,不仅与当前段,的,k,个信息有关，,还与前面的,N-1,段,信息有关，编码过程中互相关联的码元个数为,nN,。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,11,卷积码与分组码的不同之处,：在任意给定单元时刻，编码器输出的,n,个码元中，每一个码元不仅和此时刻输入的,k,个信息元有关，还与此前连续,m,个时刻输入的信息元有关。,在同样的编码效率,R,下，卷积码的性能优于分组码，至少不低于分组码。,卷积码的纠错性能随,N,的增加而增大，而差错率随,N,的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。但卷积码没有分组码那样严密的数学分析手段，目前大多是通过计算机进行好码的搜索。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,12,卷积码的译码方法,代数译码：门限译码。译码延时是固定的。,概率译码：,序列译码。译码延时是随机的。,维特比译码,。译码延时是固定的。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,13,(1),卷积码的生成序列、约束度和约束长度,例,6.4.1 (2,1,3),码,该码的编码原理图示于图,6.4.1,；,设待编码的信息序列为,M,；,在对信息序列,M,进行编码之前，先将它每,k,个码元分成一组，在每单元时刻内，,k,个码元串行输入到编码器；,编码器由,(,m,+1),个移位寄存器组,构成，每个移位寄存器组内有,k,级寄存器,；,g,(,i,j,),：表示常数乘法器，,i,=1,2,k,；,j,=1,2,n,；共有,n,k,个序列。当,g,(,i,j,) =1,时，常数乘法器为一条直通的连接线；当,g,(,i,j,) =0,时，连接线断开。每一个码元都是,k,(,m,+1),个数据组合，每一个码字需用,n,k,(,m,+1),个系数才能描述；,开关,K,在每一节拍中移动,n,次，每一节拍输入,k,个信息元而输出,n,个码元。,6.4.1,卷积码的基本概念,6.4,卷积码,n,=2,k,=1,m,=3,2024/9/8,14,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,15,信息序列,M,=,m,0,(1),m,1,(1),；,m,l,(1),表示第,l,个时刻的第,k,=1,个信息元；,卷积码的生成序列,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),g,3,(1,1)=1011,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),g,3,(1,2)=1111,g,(1,1),表明：任一时刻,l,时，输出端,1,的码元,C,l,(1),是由此时刻,l,输入的信息元,m,l,(1),与前两个时刻输入的信息元,m,l,2,(1),以及前三个时刻,m,l,3,(1),输入的信息元模,2,加后的和；,g,(1,2),表明：,C,l,(2),是由,m,l,(1),、,m,l,1,(1),、,m,l,2,(1),和,m,l,3,(1),的模,2,和。,只要给定,g,(,i,j,),以后，就可以生成编码器输出的码元。称,g,(1,1),和,g,(1,2),为,(2,1,3),卷积码的生成序列,。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,16,第,l,个时刻的编码器输出为：,上式表明,：,任一时刻编码器的输出可以由信息元与生成序列的离散卷积运算求出。这就是卷积码名称的由来,。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,17,设,M,=,m,0,(1),m,1,(1),m,2,(1),m,3,(1)=1011,，则编码器两个输出端的序列分别是,子码,：在任一时刻单元，送入编码器一个信息元,(,k,=1),，编码器输出由,2,个,(,n,=2),码元组成的一个码组，称之为子码。,每个子码中的码元不仅与此时此刻的信息元有关，而且还与前,m,个,(,m,=3),时刻的信息元有关。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,18,m,：,编码存储,（本例,m,=3,）。,N,=,m,+1,：为编码的,约束度,。表明编码过程中,相互约束的子码数,。（本例,N,=4,）。,N,n,：编码,约束长度,。表明编码过程中,相互约束的码元数,。（本例,N,n,=8,）。,本例是非系统码，在码序列,C,中的每个子码不是系统码字结构。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,19,例,6.4.2 (3,2,1),码,n,=3,k,=2,m,=1,；,它的任一子码有,3,个码元。每个码元由此时此刻的,2,个信息元和前一个时刻进入编码器的,2,个信息元模,2,运算和求出。,这些信息元参加模,2,运算的规则由,n,k,=32=6,个生成序列,n,k,(,m,+1)=322=12,个系数,所确定，每个生成序列含有,2,个元素。这,6,个生成序列是,g,(1,1),=,g,0,(1,1),g,1,(1,1),=11,g,(1,2),=,g,0,(1,2),g,1,(1,2),=01,g,(1,3),=,g,0,(1,3),g,1,(1,3),=11,g,(2,1),=,g,0,(2,1),g,1,(2,1),=01,g,(2,2),=,g,0,(2,2),g,1,(2,2),=10,g,(2,3),=,g,0,(2,3),g,1,(2,3),=10 (6.4.1),6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,20,若待编码的信息序列,M,=,m,0,(1),m,0,(2),m,1,(1),m,1,(2),m,l,(1),m,l,(2) ,则码序列,C,中的任一子码为,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,21,g,(1,1),=,g,0,(1,1),g,1,(1,1),=11,g,(2,1),=,g,0,(2,1),g,1,(2,1),=01,g,(1,2),=,g,0,(1,2),g,1,(1,2),=01,g,(2,2),=,g,0,(2,2),g,1,(2,2),=10,g,(1,3),=,g,0,(1,3),g,1,(1,3),=11,g,(2,3),=,g,0,(2,3),g,1,(2,3),=10,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,22,每个时刻单元输入编码器,k,=2,个信息元，它们与前一个时刻进入编码器的,2,个信息元按式,(6.4.1),所确定的卷积关系进行运算后，在输出端,1,，,2,，,3,分别得到该时刻子码中的,3,个码元。,编码器由,N,=2,个移位寄存器组和模,2,加法器构成，每个移位寄存器组含有,k,=2,级移位寄存器，每级移位寄存器的输出按式,(6.4.2),的规则引出后进行模,2,加的运算。,本例也是非系统码形式的卷积码。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,23,推论,：,(,n,k,m,),码完全由,(,n,k,),个生成序列所生成，每个生成序列中含有,(,N =m+,1),个元素。码序列,C,=,C,0,(1),C,0,(2),C,0,(,n,),C,1,(1),C,1,(2),C,1,(,n,),C,l,(1),C,l,(2),C,l,(,n,),任一子码可以由待编码的信息序列,M,=,m,0,(1),m,0,(2),m,0,(,k,),m,1,(1),m,1,(2),m,1,(,k,),m,l,(1),m,l,(2),m,l,(,k,),按如下卷积关系求出,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,24,(2),系统码形式的卷积码,系统卷积码,：是卷积码的一类。它的码序列中任一子码,C,l,，也是有,n,个码元，其前,k,位与待编码信息序列中的第,l,信息组,m,l,(,i,),相同，而后,(,n,k,),位监督元由生成序列生成；,每个码中的前,k,位就是此时刻待编码的,k,位信息元，所以在生成序列,g,(,i,j,),中有,(,k,k,),个生成序列是固定的,即,6.4.1,卷积码的基本概念,6.4,卷积码,g,(,i,j,),：表示生成序列，,i,=1,2,k,；,j,=1,2,n,2024/9/8,25,只有,k,(,n,k,),个生成序列需要给定，以便确定每个子码中,(,n,k,),个监督元。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,26,任一子码由下式计算,上式表明,：在约束长度,N,内，每个子码中的,(,n,k,),个监督元与信息元的卷积关系。,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,27,例,6.4.3 (3,1,2),系统卷积码：,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=100,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=110,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=101,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,28,任一时刻子码为,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,29,例,6.4.4 (3,2,2),系统卷积码：,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=100,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=000,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=101,g,(2,1)=,g,0,(2,1),g,1,(2,1),g,2,(2,1),=000,g,(2,2)=,g,0,(2,2),g,1,(2,2),g,2,(2,2),=100,g,(2,3)=,g,0,(2,3),g,1,(2,3),g,2,(2,3),=110,该码的任一子码,C,l,中前两位与,m,l,(1),、,m,l,(2),相同，后一位的监督元由式,(6.4.4),确定，即,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,30,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=100,g,(2,1)=,g,0,(2,1),g,1,(2,1),g,2,(2,1),=000,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=000,g,(2,2)=,g,0,(2,2),g,1,(2,2),g,2,(2,2),=100,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=101,g,(2,3)=,g,0,(2,3),g,1,(2,3),g,2,(2,3),=110,6.4.1,卷积码的基本概念,6.4,卷积码,2024/9/8,31,(1),串行输入、串行输出的编码电路,(2) (,n,k,),m,级移位寄存器构成的并行编码电路,（,型编码电路）,(3),k,m,级移位寄存器编码电路,（,型编码电路）,(4),结论,6.4.2,卷积码的编码,6.4,卷积码,Here,2024/9/8,32,(1),串行输入、串行输出的编码电路,非系统码编码器：根据式,(6.4.3),构造的是非系统编码器。,图,6.4.5,是,(,n,k,m,),非系统卷积码串行编码电路。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,33,6.4,卷积码,6.4.2,卷积码的编码,2024/9/8,34,系统码编码器：根据式,(6.4.4),构造的是系统编码器；,图,6.4.6,是,(,n,k,m,),系统卷积码串行编码电路。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,35,6.4,卷积码,6.4.2,卷积码的编码,2024/9/8,36,(2) (,n,k,),m,级移位寄存器构成的并行编码电路,（,型编码电路）,这是系统码形式的一种编码电路，又称,型编码电路,；将式,(6.4.4),展开后可以改写为式,(6.4.5),。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,37,6.4.2,卷积码的编码,2024/9/8,38,(2) (,n,k,),m,级移位寄存器构成的并行编码电路,（,型编码电路）,式,(6.4.5),表明：在并入并出方式下，为了获得第,l,个子码的,(,n,k,),个监督元，需要,(,n,k,),个,移位寄存器组,，每一组移位寄存器的数目为,m,级；,它们根据生成序列,g,(,i,j,),所确定的关系存储了第,l,个信息组相邻的前,m,个信息组。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,39,例,6.4.5,(3,2,2),码,型编码电路,解：生成序列为,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=100,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=000,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=101,g,(2,1)=,g,0,(2,1),g,1,(2,1),g,2,(2,1),=000,g,(2,2)=,g,0,(2,2),g,1,(2,2),g,2,(2,2),=100,g,(2,3)=,g,0,(2,3),g,1,(2,3),g,2,(2,3),=110,根据式,(6.4.5),，第,l,个子码的监督元为,C,l,(3)=,m,l,(1),g,0,(1,3)+,m,l,(2),g,0,(2,3),+,m,l,1,(1),g,1,(1,3)+,m,l,1,(2),g,1,(2,3),+,m,l,2,(1),g,2,(1,3)+,m,l,2,(2),g,2,(2,3),6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,40,将生成序列诸元素带入后有,C,l,(3)=,m,l,(1)+,m,l,(2)+,m,l,1,(2)+,m,l,2,(1),(3,2,2),码的,型编码电路如图,6.4.7,所示。,图,6.4.8,是,(,n,k,m,),系统码,型编码电路。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,41,6.4,卷积码,6.4.2,卷积码的编码,2024/9/8,42,(3),k,m,级移位寄存器编码电路,（,型编码电路）,将式,(6.4.4),展开后可以改写为式,(6.4.6),。,式,(6.4.6),表明：只需将第,l,时刻的,k,个信息元与前,m,个时刻的诸信息元按生成序列所确定的关系模,2,相加，就可以得到此时刻的,(,n,k,),个监督元。,型编码电路由,k,个,移位寄存器组,构成，每一组有,m,级移位寄存器。它们分别寄存了前,m,时刻进入编码器的第一个到第,k,个信息元。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,43,例,6.4.6,(3,1,2),码，码的生成序列为,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=100,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=000,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=101,由式,(6.4.6),，该码任一子码的监督元为,C,l,(2)=,m,l,(1),g,0,(1,2),+,m,l,1,(1),g,1,(1,2),+,m,l,2,(1),g,2,(1,2),=,m,l,(1)+,m,l,1,(1),C,l,(3)=,m,l,(1),g,0,(1,3),+,m,l,1,(1),g,1,(1,3),+,m,l,2,(1),g,2,(1,3),=,m,l,(1)+,m,l,2,(1),其编码电路如图,6.4.9,所示。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,44,例,6.4.7,(3,2,2),码，已知码的生成序列为,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=100,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=000,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=101,g,(2,1)=,g,0,(2,1),g,1,(2,1),g,2,(2,1),=000,g,(2,2)=,g,0,(2,2),g,1,(2,2),g,2,(2,2),=100,g,(2,3)=,g,0,(2,3),g,1,(2,3),g,2,(2,3),=110,由式,(6.4.6),，该码任一子码的监督元为,C,l,(3) =,m,l,(1),g,0,(1,3),+,m,l,1,(1),g,1,(1,3),+,m,l,2,(1),g,2,(1,3),+,m,l,(2),g,0,(2,3),+,m,l,1,(2),g,1,(2,3),+,m,l,2,(2),g,2,(2,3),=,m,l,(1)+,m,l,2,(1)+,m,l,(2)+,m,l,1,(2),其编码电路如图,6.4.10,所示。,图,6.4.11,所示的是,(,n,k,m,),码的,型编码电路。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,45,C,l,(3)=,m,l,(1)+,m,l,2,(1)+,m,l,(2)+,m,l,1,(2),6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,46,6.4,卷积码,6.4.2,卷积码的编码,2024/9/8,47,(4),结论,以上三种形式电路各有不同的特点。,在一般的串行通信方式下，用串行编码电路比较方便，虽然它所需的电路级数较多；,在并行通信时，若,(,n,k,),k,，采用,型编码电路较,型更为简单；,否则，应采用,型编码电路。,6.4.2,卷积码的编码,6.4,卷积码,2024/9/8,48,描述卷积码编译码的过程，可以用不同的描述方法：如,矩阵法,、,码树法,、,状态图法,、,篱笆图（或称栅格图）法,等。采用何种方法与卷积码的译码方法有很大关系。,代数译码时：用,矩阵法,对译码原理的叙述和理解较方便。,概率译码时：借助码树和,篱笆图,能更清晰地分析和了解译码过程和码的性能。,(1),卷积码的生成矩阵,(2),卷积码的监督矩阵,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,49,(1),卷积码的生成矩阵,例,6.4.8,以,(2,1,3),码为例说明它的生成矩阵是如何得到的,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),g,3,(1,1)=1011,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),g,3,(1,2)=1111,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,50,其中：,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,51,将上式表示成矩阵方程，则有：,即,C,T,=,G,T,M,T,=(,M,G,),T,或者,C,=,M,G,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,52,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,53,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,54,码的生成矩阵,G,：,G,称为,(2,1,3),码的生成矩阵。,当输入的信息序列是有头无尾的半无限序列时，生成矩阵也是半无限矩阵，,G,的下标就是这个含义，这时码序列,C,亦为半无限序列。,由式,(6.4.7),可以看出，生成矩阵,G,中，只要第一行,G,0,G,1,G,2,G,3,确定以后，生成矩阵,G,也就确定了。,基本生成矩阵,g,：生成矩阵,G,的第一行为该码的基本生成矩阵。,(2,1,3),码的基本生成矩阵,g,为：,g,=,G,0,G,1,G,2,G,3,00,g,中的每一个元素完全由码的生成序列,g,(,i,j,),诸元素所确定。,编码器的输出码序列,C,可根据生成矩阵得到。,(2,1,3),码：,基本生成矩阵中的每个元素,G,0,G,1,G,2,G,3,都是,(12),阶矩阵,(,k,n,k,=1,n,=2),，元素的数目共,4,个,(,m,+1=,N,=4),。,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,55,例,6.4.9 (3,2,2),非系统卷积码。它的,6,个生成序列为：,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=110,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=010,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=100,g,(2,1)=,g,0,(2,1),g,1,(2,1),g,2,(2,1),=001,g,(2,2)=,g,0,(2,2),g,1,(2,2),g,2,(2,2),=100,g,(2,3)=,g,0,(2,3),g,1,(2,3),g,2,(2,3),=111,设信息序列,M,=,m,0,(1),m,0,(2),m,1,(1),m,1,(2),m,2,(1),m,2,(2),m,3,(1),m,3,(2),由式,(6.4.3),，编码器的输出,C,为：,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,56,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,57,写成矩阵方程，可得到,(3,2,2),码的生成矩阵和基本生成矩阵,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,58,(,n,k,m,),码的,基本生成矩阵,和,生成矩阵,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,59,初始截断码组,C,：编码器初始状态全为,0,，编码器输入,N,=,m,+1,个信息组，即,N,k,个信息元后，编码器输出的首,N,=,m,+1,个子码，即,N,n,个码元，这首,N,=,m,+1,个子码组成的码组称为卷积码的初始截断码组。,C,=,C,0,C,1,C,2,C,m,其中,C,i,=,C,i,(1),C,i,(2) ,C,i,(,n,),i,=0,1,2, ,m,根据初始截断码组的定义,C,=,MG,其中,M,=,m,0,m,1,m,2,m,m,m,i,=,m,i,(1),m,i,(2) ,m,i,(,k,),i,=0,1,2, ,m,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,60,初始截断码组的生成矩阵,G,基本生成矩阵,g,g,=,G,0,G,1,G,2,G,m,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,61,系统卷积码的生成矩阵,(,k,k,),个生成序列是已知的，即当,i,=,j,时，,g,(,i,j,)=1,；当,i,j,时，,g,(,i,j,)=0,，,i,=1,2,k,；,j,=1,2,k,。,6.4.3,卷积码的矩阵描述,6.4,卷积码,每个子码中的前,k,个码元与相应的,k,个信息元相同；后,(,n,k,),个监督元由信息序列与生成序列的卷积运算得到。,系统卷积码的初始截断码组的生成矩阵,为,2024/9/8,62,其中,I,k,是,k,阶单位方阵,P,l,是,k,(,n,k,),阶阵，,l,=0,1,2,m,系统卷积码初始截断码组的基本生成矩阵,为,g,=,I,k,P,0,0P,1,0P,2,0P,m,由于初始截断码组的,基本生成矩阵,和,生成矩阵,完全可以描述码的卷积关系，为简洁起见，就直接称它们为码的基本生成矩阵和生成矩阵,。,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,63,(2),卷积码的监督矩阵,(,仅讨论系统卷积码的监督矩阵,),任一时刻单元的信息元不仅参与本时刻子码中,(,n,k,),个监督元的运算，而且还参与了相邻的后,m,个子码中的监督元的运算。这种约束关系用矩阵表示，就是卷积码的监督矩阵。,例,6.4.10 (3,1,2),系统卷积码,g,(1,1)=,g,0,(1,1),g,1,(1,1),g,2,(1,1),=100,g,(1,2)=,g,0,(1,2),g,1,(1,2),g,2,(1,2),=110,g,(1,3)=,g,0,(1,3),g,1,(1,3),g,2,(1,3),=101,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,64,初始截断码组的监督矩阵：设,l,=0,1,2,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,65,将上式中各子码的监督元表示式重写如下：,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,66,系数用矩阵表示，得到如下矩阵方程：,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,67,系数用矩阵表示，得到如下矩阵方程：,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,68,在监督矩阵,H,中，,I,2,是,2,阶单位方阵，,0,是,2,阶全,0,方阵：,P,0,T,，,P,1,T,，,P,2,T,分别为,基本监督矩阵,h,：,称监督矩阵,H,最后一行为码的基本监督矩阵。,h,29,= ,P,2,T,0,P,1,T,0,P,0,T,I,2,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,69,(,n,k,m,),码的基本监督矩阵和监督矩阵,6.4.3,卷积码的矩阵描述,6.4,卷积码,2024/9/8,70,卷积码的描述方法小结,卷积码的四种描述方法,生成矩阵、转移函数矩阵、状态流图和网格图,从不同侧面描述卷积码，各有用处。,生成矩阵和转移函数矩阵,属同一大类，它们沿用了分组码的描述方法，建立了代数与编码器的关联。特点是物理意义清楚，代数量（多项式系数，矩阵元素）与编码电路连接线之间的对应关系十分明确，非常利于用,VHDL,等硬件描述语言来表达以及用,FPGA,、,DSP,等来物理实现。,状态流图和网格图,属于另外一类表示法，状态流图可借助信号流图等图论工具或理论来分析卷积码的特性，网格图则特别适合用于计算机的穷尽搜索上，它使状态能在时域展开，所得的状态轨迹是研究差错事件、卷积码距离特性以及维特比最大似然序列译码最得力的工具。,2024/9/8,71,Quiz Time,?,